一种小面积高速的六输入查找表结构制造技术

本发明专利技术涉及一种小面积高速的六输入查找表结构，包括七级逻辑门单元，从第一级逻辑单元至第七级逻辑单元依次连接，同一级逻辑单元位于同一列，其中后三级均是CMOS传输门单元，前三级均是NMOS传输门单元，第四级是由第一PMOS单元和第一反相器单元组成的电平恢复单元，还包括用于接收输入控制信号A，B，C的第二反相器单元，第三反相器单元和用于接收输入控制信号D，E，F的第四反相器单元。本发明专利技术的结构在性能上得到了很大的改善，面积缩小了接近一半，且速度更快，频率更高。

【技术实现步骤摘要】

本专利技术属于可编程逻辑器件的
，涉及一种查找表结构，尤其是一种小面积高速的六输入查找表结构。
技术介绍
基于查找表(Look-upTable，LUT)的可编程逻辑器件，具有开发周期短，成本低，风险小，集成度高，灵活性大，且便于电子系统维护和升级，因此成为了数字芯片的主流，被广泛应用在通信、控制、视频、信息处理、消费电子、互联网、汽车以及航空航天等诸多领域。查找表是可编程逻辑器件进行逻辑运算的基石，目前市场主流的查找表结构以六输入查找表为主。一个可编程逻辑块一般包含8个六输入查找表，以查找表组成的可编程逻辑块以重复阵列进行排列分布，与其它硬核BRAM，DSP，IO，时钟组成了可编程逻辑器件，查找表是可编程逻辑器件中规模最大且最基本的逻辑资源，因此六输入查找表结构的面积和速度决定着整个可编程逻辑器件的面积和速度。随着用户应用数据的增大，处理能力的增强，芯片器件需求的逻辑门单元数增多，芯片面积越来越大，面积直接衡量着成本，面积越大，芯片本身成本越高，同样用户的成本也增高。查找表的基本结构是采用二选一的复用器组成的一种树形结构，查找表树形结构的最后一级是单个二选一的复用器，前面每一级复用器的数量依次递增，都是后一级的两倍，第一级MUX用于接收存储单元SRAM中的值，实现一个n输入的查找表需要2n个SRAM存储单元。根据查找表的基本原理，通过ABCDEF六个不同信号的组合作为选择地址控制信号，选择已经配置完成的SRAM<63:0>值，即可以实现ABCDEF六个信号的任意组合逻辑函数，并通过O6输出。图1所示的结构为目前主流的六输入查找表结构图，包括七级逻辑单元，均采用CMOS传输门实现，从图1可以看出，第一、二、三级传输门的数量最多，占据了整个六输入查找表绝大部分面积，且该结构的所有输入控制信号A，B，C，D，E，F均采用电源域1(powerdomain1)的普通电源VCC1。因此，需设计一种小面积高速的六输入查找表结构，使可编程逻辑器件从百万门级进入千万门级，仍保持具有较小的面积和较高的频率，具有非常重要的意义。
技术实现思路
本专利技术要解决的技术问题是克服现有的缺陷，提供一种小面积高速的六输入查找表结构，该结构在性能上得到了很大的改善，面积缩小了接近一半，且速度更快，频率更高。为了解决上述技术问题，本专利技术提供了如下的技术方案：本专利技术一种小面积高速的六输入查找表结构，包括七级逻辑门单元，从第一级逻辑单元至第七级逻辑单元依次连接，同一级逻辑单元位于同一列，其中后三级均是CMOS传输门单元，前三级均是NMOS传输门单元，第四级是由第一PMOS单元和第一反相器单元组成的电平恢复单元，还包括用于接收输入控制信号A，B，C的第二反相器单元，第三反相器单元和用于接收输入控制信号D，E，F的第四反相器单元。进一步地，第一级的第一NMOS传输门单元，第二级的第二NMOS传输门单元和第三级的第三NMOS传输门单元均采用超低阈值ULVTNMOS传输管。进一步地，第一反相器单元的下拉管采用超低阈值ULVTNMOS传输管。进一步地，第二反向器单元和第三反相器单元采用电源域2(powerdomain2)的电源VCC2，输入控制信号D，E，F仍使用电源域1(powerdomain1)的普通电源VCC1。本专利技术的有益效果：1、对六输入查找表结构中前三级采用NMOS传输门单元取代传统的CMOS传输门单元，使得六输入查找表结构的面积减小接近一半，同时查找表的输入控制信号A，B，C信号的负载减小一半，减小了版图的布线负担。2、对NMOS传输门单元采用超低阈值ULVTNMOS传输管，同时采用高速的电平恢复单元以及具有更高高电平逻辑的电源域2的地址信号单元，不仅弥补了NMOS传输导致的高电平阈值损耗，而且比CMOS传输门的传播速度更快，频率更高。3、本专利技术的六输入查找表结构在性能上得到了很大改善，节约了芯片成本。附图说明图1为传统的六输入查找表结构示意图；图2为本专利技术的一种小面积高速的六输入查找表结构示意图；图3为本专利技术的一种小面积高速的六输入查找表结构的逻辑框图；图4为第一反相器单元的内部结构示意图。其中：1-第一NMOS传输门单元、2-第二NMOS传输门单元、3-第三NMOS传输门单元、4-第一PMOS单元、5-第一反相器单元、6-第一CMOS传输门单元、7-第二CMOS传输门单元、8-第三CMOS传输门单元、9-第二反相器单元、10-第三反相器单元、11-第四反相器单元。具体实施方式下面结合具体附图和实施例对本专利技术作进一步说明。如图2所示，一种小面积高速的六输入查找表结构，包括七级逻辑单元，同一级逻辑单元位于同一列，第一级是第一NMOS传输门单元1，第二级是第二NMOS传输门单元2、第三级是第三NMOS传输门单元3，第四级是第一PMOS单元4和第一反相器单元5，第五级是第一CMOS传输门单元6，第六级是第二CMOS传输门单元7，第七级是第三CMOS传输门单元8，还包括用于接收输入控制信号A，B，C的第二反相器单元9，第三反相器单元10和用于接收输入控制信号D，E，F的第四反相器单元11。第一NMOS传输门单元1，每两个作为一组，控制信号分别为A1和AN，输入端与存储值SRAM<63:0>连接，输出端与第二NMOS传输门单元2的输入端连接；第二NMOS传输门单元2，每两个作为一组，控制信号分别为B1和BN，输出端与第三NMOS传输门单元3的输入端连接；第三NMOS传输门单元3，每两个作为一组，控制信号分别为C1和CN，输出端与第一PMOS单元4和第一反相器单元5的输入端连接，第一PMOS单元4和第一反相器单元5的输出端与第一CMOS传输门单元6的输入端连接；第一CMOS传输门单元6，每两个作为一组，控制信号分别为D和DN，输出端与第二CMOS传输门单元7的输入端连接；第二CMOS传输门单元7，每两个作为一组，控制信号分别为E和EN，输出端与第三CMOS传输门单元8的输入端连接；第三CMOS传输门单元8，共包含两个传输门单元，控制信号分别为F和FN，输出端为六输入查找表的输出O6，六输入查找表的结构逻辑框图如图3所示。对第一、二、三级逻辑单元采用图2中所示的NMOS传输门单元，整个查找表结构面积缩小接近一半，同时图1中A，B，C，AN，BN，CN信号的负载减小了一半，减小了版图的布线负担，并且可以利用第四级逻辑单元用于做驱动的反相器单元，实现电平恢复单元而不增加电路级数，而对图2中的后三级，由于器件少，面积小，因此仍采用原CMOS传输门单元，从而不增加额外级数，因此本专利技术的六输入查找表结构是一种半单管NMOS传输门单元，半CMOS传输门单元的混合结构。NMOS传输门单元在传输高电平时具有阈值损耗，导致信号占空比失调，高电平传播延时变大，频率变低，针对这个问题进行了以下三个方面的优化：1.对NMOS传输门单元采用超低阈值ULVTNMOS传输门，超低阈值ULVT是比普通NMOS管以及低阈值LVTNMOS管具有更低阈值的传输管，因此高电平阈值损耗小，且传播速度更快。2.采用图2中的第一PMOS单元4和第一反相器单元5组成的结构，进行电平恢复，第一反相器单元由一个PMOS和一个NMOS组成，如图4所示，对第一反相器单本文档来自技高网...

【技术保护点】
一种小面积高速的六输入查找表结构，包括七级逻辑门单元，从第一级逻辑单元至第七级逻辑单元依次连接，同一级逻辑单元位于同一列，其中后三级均是CMOS传输门单元(6，7，8)，其特征在于：前三级均是NMOS传输门单元(1，2，3)，第四级是由第一PMOS单元(4)和第一反相器单元(5)组成的电平恢复单元，还包括用于接收输入控制信号A，B，C的第二反相器单元(9)，第三反相器单元(10)和用于接收输入控制信号D，E，F的第四反相器单元(11)。

【技术特征摘要】
1.一种小面积高速的六输入查找表结构，包括七级逻辑门单元，从第一级逻辑单元至第七级逻辑单元依次连接，同一级逻辑单元位于同一列，其中后三级均是CMOS传输门单元(6，7，8)，其特征在于：前三级均是NMOS传输门单元(1，2，3)，第四级是由第一PMOS单元(4)和第一反相器单元(5)组成的电平恢复单元，还包括用于接收输入控制信号A，B，C的第二反相器单元(9)，第三反相器单元(10)和用于接收输入控制信号D，E，F的第四反相器单元(11)。2.根据权利要求1所述的小...

【专利技术属性】
技术研发人员：刘彤，张艳飞，谢长生，闫华，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏;32