一种面积优化的FPGA互连结构制造技术

技术编号:9537134 阅读:184 留言:0更新日期:2014-01-03 19:58
本实用新型专利技术提出一种FPGA互连结构。所述的FPGA互连结构包括第一级多路复用器和至少另一级多路复用器,其中第一级多路复用器的输出信号构成所述至少另一级多路复用器的输入信号;所述至少另一级多路复用器包括多个多路复用器,所述多个多路复用器具有相同的多位第一输入信号。多位数据通路经过基本相同的绕线路径,即每条通路的延时基本相同,从而保证了数据的正常传输,并减小了具有相同输入的多路复用器间的设计面积。(*该技术在2023年保护过期,可自由使用*)

【技术实现步骤摘要】

【技术保护点】
一种FPGA互连结构,包含:第一级多路复用器和至少另一级多路复用器,其中第一级多路复用器与至少另一级多路复用器电连接;所述至少另一级多路复用器包括多个多路复用器。

【技术特征摘要】

【专利技术属性】
技术研发人员:崔运东王潘丰刘成利
申请(专利权)人:京微雅格北京科技有限公司
类型:实用新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1