一种基于RRAM在FPGA中应用的1T1R阵列及其制作方法技术

本发明专利技术提供信息存储技术领域中的一种基于RRAM在FPGA中应用的1T1R阵列及其制作方法。本发明专利技术包括逻辑电路，用于实现设定的逻辑功能；信号输入电路，和所述逻辑电路连接，为所述逻辑电路提供信号；信号输出电路，用于输出所述逻辑电路的信号；所述逻辑电路之间并联。本发明专利技术能够根据需要对逻辑电路进行设定，并通过逻辑电路和信号输出电路的连接关系实现复杂的逻辑功能。

【技术实现步骤摘要】
【专利摘要】本专利技术提供信息存储
中的一种基于RRAM在FPGA中应用的1T1R阵列及其制作方法。本专利技术包括逻辑电路，用于实现设定的逻辑功能；信号输入电路，和所述逻辑电路连接，为所述逻辑电路提供信号；信号输出电路，用于输出所述逻辑电路的信号；所述逻辑电路之间并联。本专利技术能够根据需要对逻辑电路进行设定，并通过逻辑电路和信号输出电路的连接关系实现复杂的逻辑功能。【专利说明】—种基于RRAM在FPGA中应用的1 Tl R阵列及其制作方法
本专利技术涉及信息存储
，尤其涉及一种基于RRAM在FPGA中应用的ITlR阵列及其制作方法。
技术介绍
阻变存储器(resistive random access memory,以下用RRAM表不)是利用电阻变化制造的新型非挥发性存储器，其具有速度快(< 5ns)、操作电压低(< IV)、存储密度高、集成度好等特点，具有成为下一代半导体存储器的极大潜能。RRAM器件一般具有金属-绝缘体-金属的结构，通过在两层导电金属间加入一层阻变特性的介质薄膜材料，如常见的氧化镍(NiO),氧化钛(TiO2),氧化铪(HfO2),氧化错(ZrO2),氧化鹤(WO3),氧化钽(Ta2O5)等金属氧化物材料，可以通过在导电金属两端施加电压，实现阻变材料在高低阻态的转变，从而实现数据的擦写。金属-绝缘体-金属结构的RRAM单元便于实现三维立体(3D)集成。通常而言，在基于RRAM的ITlR (ITransistor and IRRAM Device)结构中，薄膜晶体管(TFT)作为选择管，RRAM作为存储单元。但是，现有的ITlR阵列能够实现的逻辑功能单一，无法完成复杂的逻辑功能。
技术实现思路
(一)解决的技术问题为了解决现有的ITlR阵列能够实现的逻辑功能单一，无法完成复杂的逻辑功能的不足，本专利技术提供了一种基于RRAM在FPGA中应用的ITlR阵列及其制作方法。(二)技术方案本专利技术提供的技术方案为一种基于RRAM在FPGA中应用的ITlR阵列，所述ITlR阵列包括:逻辑电路，用于实现设定的逻辑功能；信号输入电路，和所述逻辑电路连接，为所述逻辑电路提供信号；信号输出电路，用于输出所述逻辑电路的信号；所述逻辑电路之间并联。进一步地，所述ITlR阵列还包括:电源，用于提供电能；限流电阻，用于对电流进行调整。进一步地，所述逻辑电路包括:ITlR单元，用于实现设定的逻辑功能；所述电源、限流电阻和ITlR单元按顺序连接；所述ITlR单元与所述信号输出电路连接。进一步地，所述ITlR单元包括设定个串联的1T1R。进一步地，所述ITlR包括阻变电阻和晶体管；所述阻变电阻的两端分别与所述限流电阻和所述晶体管的漏极连接；所述晶体管的源极接地；所述晶体管的栅极和所述信号输入电路连接。本专利技术还提供了一种基于RRAM在FPGA中应用的ITlR阵列的制作方法，该方法包括以下步骤：制备逻辑电路；制备信号输入电路和信号输出电路；将信号输入电路和信号输出电路分别与所述逻辑电路对应连接。进一步地，所述制备逻辑电路具体为：制备基底；在所述基底上生成晶体管单元；在所述晶体管单元的漏极上生成阻变电阻；在所述阻变电阻上生成电极层。进一步地,所述`在所述基底上生成晶体管单元具体为：在所述基底上生成栅极；在所述栅极上生成绝缘层；在所述绝缘层上分别生成沟道层；在所述沟道层分别生成源极和漏极。进一步地，所述阻变电阻通过溶胶凝胶工艺、物理气相沉积、化学气相沉积或原子层沉积形成。(三）有益效果本专利技术能够根据需要对逻辑电路进行设定，并通过逻辑电路和信号输出电路的连接关系实现复杂的逻辑功能。【专利附图】【附图说明】图I是本专利技术中ITlR单元包括2个ITlR的结构图；图2是本专利技术的流程图；图3是ITlR阵列中的晶体管为底栅交错式薄膜晶体管的结构图；图4是ITlR阵列中的晶体管为底栅共面式薄膜晶体管的结构图；图5是ITlR阵列中的晶体管为顶栅交错式薄膜晶体管的结构图；图6是ITlR阵列中的晶体管为顶栅共面式薄膜晶体管的结构图；图7是ITlR结构拓展的3D电路结构示意图；其中，图3、图4、图5和图6中的附图标记为：基底I、栅极2、绝缘层3、沟道层4、源极5、漏极6、阻变电阻7、电极层8。【具体实施方式】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。实施例1:为了解决现有的ITlR阵列能够实现的逻辑功能单一，无法完成复杂的逻辑功能的不足，本实施例提供了一种基于RRAM在FPGA中应用的ITlR阵列，应用于存储器件等设备，本专利技术的ITlR阵列包括:逻辑电路，用于实现设定的逻辑功能；信号输入电路，和所述逻辑电路连接，为所述逻辑电路提供信号；信号输出电路，用于输出所述逻辑电路的信号；所述逻辑电路之间并联。本专利技术能够根据需要对逻辑电路进行设定，并通过逻辑电路和信号输出电路的连接关系实现复杂的逻辑功能。实际中，为了实现具体应用，还包括电源和限流电阻。电源用于为逻辑电路提供电能；限流电阻，用于对电流进行调整，使得对逻辑电路施加合适的电压值。本专利技术的逻辑电路可以包括多个，具体的数量视实际需要而定。逻辑电路之间彼此并联。所述逻辑电路包括ITlR单元，ITlR单元用于实现设定的逻辑功能；所述电源、限流电阻和ITlR单元按顺序连接；1T1R单元与所述信号输出电路连接。所述ITlR单元包括设定个串联的1T1R。ITlR单元包含的ITlR越多，就能实现越复杂的逻辑功能。每个所述ITlR包括阻变电阻和晶体管；其中，所述阻变电阻的两端分别与所述限流电阻和所述晶体管的漏极连接；所述晶体管的源极接地；所述晶体管的栅极和所述信号输入电路连接。通过信号输入电路对晶体管的栅极施加电压，使得晶体管导通，调节组变电阻，使得信号输出电路能够输出需要的信号。实施例2:本实施例和实施例1属于同一专利技术构思。本实施例提供了基于RRAM在FPGA中应用的一种ITlR阵列的制作方法，该方法包括以下步骤，如图2所示:S1:制备逻辑电路；S2:制备信号输入电路和信号输出电路；实际中，可以在一块基底上实现逻辑电路、信号输入电路和信号输出电路的制备。S3:将所述信号输入电路和信号输出电路与所述逻辑电路对应连接。所述对应连接是指，根据需要，将信号输入电路、信号输出电路和逻辑电路进行连接，使得信号输出电路输出需要的信号。实际中，通常先对逻辑电路进行制备，然后才对信号输入电路和信号输出电路进行制备。以图3为例，对应的步骤SI中所述制备逻辑电路具体为:Sll:制备基底I ;S12:在所述基底上生成晶体管单元；S13:在所述晶体管单元的漏极上生成阻变电阻7 ；S14:在所述阻变电阻7上生成电极层8。步骤S12所述在所述基底上生成晶体管单元具体为:S121 :在所述基底上生成栅极2 ；S122 :在所述栅极2上生成绝缘层3 ；S123 :在所述绝缘层3上生成沟道层4 ；S124 :在所述沟道层4分别生成源极5和漏极6。所述阻变电阻7可以是氧化铪、氧化钛、氧化锆、氧化锌、氧化钨、氧本文档来自技高网...

【技术保护点】
一种基于RRAM在FPGA中应用的1T1R阵列，其特征在于，所述1T1R阵列包括：逻辑电路，用于实现设定的逻辑功能；信号输入电路，和所述逻辑电路连接，为所述逻辑电路提供信号；信号输出电路，用于输出所述逻辑电路的信号；所述逻辑电路之间并联。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘力锋，王逸然，陈冰，王琰，韩德栋，王漪，刘晓彦，康晋锋，
申请(专利权)人：北京大学，
类型：发明
国别省市：