一种绝缘层上硅LDMOS功率器件制造技术

本发明专利技术涉及一种绝缘层上硅LDMOS功率器件，包括衬底层(7)、埋氧层(6)和硅膜层；硅膜层包括右侧上角的漏区(5)、右侧下角的N型硅岛(4)和右侧剩余部分的漂移区(3)以及左侧硅体(2)和除上表面在外外被所述硅体(2)全部包围的源区(1)；沟道由所述硅体中位于所述源区和漂移区之间的部分提供；所述N型硅岛掺杂浓度大于所述漂移区掺杂浓度；沟道上方是栅氧化层(8)，漂移区上方是扩展场板(11)，扩展场板的厚度大于栅氧化层的厚度；栅氧化层被栅电极(9)全部覆盖，扩展场板只有靠近所述沟道的部分才被栅电极场板(10)覆盖，形成梯步栅电极。这种功率器件，使得LDMOS器件的硅膜层容纳载流子的能力更强并为埋氧层中引入更多的电场，从而使导通电阻降低、击穿电压提高，促进半导体功率集成电路的进一步发展。

【技术实现步骤摘要】

本专利技术涉及半导体高压功率集成电路使用的功率器件领域，具体涉及一种具有N型娃岛(N_island，NIS)的绝缘层上娃(Silicon-on-1nsulator，SOI)的横向双扩散金属氧化物半导体(Lateral Double-diffused Metal-Oxide-Semiconductor, LDM0S)功率器件，英文缩写NIS SOI LDMOS0
技术介绍
功率集成电路是半导体集成电路的重要组成部分，同时也为电动汽车、雷达、基站以及航天事业等提供保障。在日新月异的今天，对于功率集成电路，其进一步发展的一个最核心问题仍是如何进一步提高高压大功率器件的性能，也即两个问题:①器件功率控制容量:击穿电压和工作电流；②器件性能参数指标:导通电阻、工作频率以及开关速度等。因此，多种高压LDMOS新结构被提出，例如低K介质埋层LDM0S、电荷埋层LDM0S、碳化硅LDMOS等。绝缘层上硅(SOI)结构由于具有电流大、介质隔离良好、开关速度高且与CMOS工艺兼容性好等特点，使得SOI结构备受关注，而且S01-LDM0S可使得器件的击穿电压、工作电流、导通电阻等性能更加优越。因此，本专利技术对改善高压大功率器件性能和促进半导体功率集成电路的发展有积极作用。
技术实现思路
本专利技术需要解决的技术问题是，如何提供一种绝缘层上硅LDMOS功率器件，具有更高击穿电压、更低导通电阻和更高驱动能力，从而能够改善高压大功率器件的性能并促进半导体功率集成电路的进一步发展。本专利技术的上述技术问题这样解决:构建一种绝缘层上硅LDMOS功率器件，其特征在于，所述LDMOS功率器件从下到上包括底部由硅材料形成的衬底层、中间由氧化物形成的埋氧层和上面由硅材料形成的硅膜层；所述硅膜层包括位于左侧的硅体和源区以及位于右侧的漏区、N型硅岛和漂移区；所述源区除上表面在外外被所述硅体(2)全部包围，所述漏区位于所述硅膜层右侧上角，所述N型硅岛位于所述硅膜层右侧下角，所述硅膜层右侧除所述漏区和N型硅岛的剩余部分为漂移区，所述漏区和N型硅岛的长度都小于所述漂移区的长度，所述漏区和N型硅岛的厚度之和也小于所述漂移区的厚度；沟道由所述硅体中位于所述源区和漂移区之间的部分提供；所述N型硅岛掺杂浓度大于所述漂移区掺杂浓度；所述沟道上方是由氧化物形成的栅氧化层，所述漂移区上方是由氧化物形成的扩展场板，所述扩展场板的厚度大于所述栅氧化层的厚度；所述栅氧化层被由金属形成的栅电极全部覆盖，所述扩展场板只有靠近所述沟道的部分才被由金属形成的栅电极场板覆盖，形成梯步栅电极。按照本专利技术提供的绝缘层上硅LDMOS功率器件，该绝缘层上硅LDMOS功率器件中的众多参数可调:1、其漏区长度可调；2、其源区长度可调；3、其沟道的长度可调；4、其漂移区总长度可调；5、其漂移区上方的栅电极场板长度可调；6、其源区的掺杂材料、掺杂浓度可调；7、其漏区的掺杂材料、掺杂浓度可调；8、其沟道区(P型硅体)的掺杂材料、掺杂浓度可调；9、其漂移区的掺杂材料、掺杂浓度可调；10、其衬底的掺杂材料、掺杂浓度可调；11、其栅氧化层的材料、厚度可调；12、其扩展场板的材料、厚度可调；13、其埋氧层的材料、厚度可调；14、其硅膜层厚度可调；14、其硅岛的掺杂材料、掺杂浓度、长度、厚度可调。本专利技术提供的绝缘层上硅LDMOS功率器件，在源区、漏区、硅体、漂移区和衬底的长度、材料、掺杂类型和掺杂浓度都相同，顶层硅膜相同，埋氧层厚度相同，以及所有的绝缘氧化物材料参数都一致的条件下，与传统的绝缘层上娃LDMOS (Convent1nalSi I icon-on-1nsulator LDMOS, CSOI LDM0S)进行了比较。引入N型娃岛使得高压LDMOS器件的硅膜层容纳载流子的能力更强，从而使得电流增大，导致器件的导通电阻(0n-resistance，Ron)降低；另一方面，N型娃岛可以向漏区下方的埋氧层中引入更多的电场，从而所提出器件的其击穿电压(Breakdown Voltage，BV)得到提高。因此，本专利技术为高压SOI LDMOS进一步的性能优化，并且为高压集成电路设计提供了一个新的器件结构选择。【附图说明】下面结合附图和具体实施例进一步对本专利技术进行详细说明。为了便于叙述，下面将传统的绝缘层上硅的LDMOS功率器件(CS0I LDM0S)和本专利技术具有N型硅岛绝缘层上硅的LDMOS功率器件(NIS SOI LDM0S)分别简记为:CS0I和NISSO10图1是本专利技术NIS SOI LDMOS的截面示意图；图2是NIS SOI的硅岛长度为25微米，厚度为0.5微米，固定LDMOS晶体管的其他参数，具有N型硅岛的绝缘层上硅结构对器件漏端纵向电场分布的影响；图3是NIS SOI的硅岛长度为25微米，厚度为0.5微米，固定LDMOS晶体管的其他参数，具有N型硅岛的绝缘层上硅结构对器件漏端纵向电压分布的影响；图4是NIS SOI的硅岛长度为10微米，固定LDMOS晶体管的其他参数，改变硅岛厚度对器件击穿电压BV的影响；图5是NIS SOI的硅岛厚度为0.5微米，固定LDMOS晶体管的其他参数，改变硅岛厚度对器件击穿电压BV的影响；图6是固定LDMOS的其他参数，比较两种器件结构的击穿电压与导通电阻的折中关系O其中附图标记:1_源、2_娃体、3-漂移区、4-娃岛、5-漏、6_埋氧区、7-衬底、8-棚.氧化层、9-栅电极、10-栅电极场板、11-扩展场板。【具体实施方式】本专利技术包括但不限制于以下五个具体实施例:首先，说明本专利技术五个具体实施例的共同特征:如图1所示，本专利技术的具有N型硅埋层的部分绝缘层上硅的LDMOS晶体管(BNLPS01-LDM0S)包括源区1，硅体2，漂移区3，硅岛4，漏区5，埋氧层6，衬底7，栅氧化层8，栅电极9，栅电极场板，扩展场板11 ;这些组成部分是硅材料、氧化物或金属形成，图中白色对应硅材料，灰色对应氧化物，黑色对应金属。这些组成部分又主要分成四层:衬底层、埋氧层、硅膜层以及器件顶层:(I)晶体管底部为衬底层7，掺杂类型为P型，掺杂浓度为2X 1014cm-3的硅材料。(2)衬底层上面为埋氧层6，采用厚度为3m的二氧化硅。(3)埋氧层之上为硅膜层，厚度为5m，其中所有区域都为硅材料。硅膜层顶部左侧为硅体2包围着的源区I，右上角区域为漏区5，右下角为N型硅岛4，剩余部分则为漂移区3，其中，沟道由源区和漂移区之间的硅体提供，沟道长为5 μπι，且硅岛掺杂浓度大于漂移区。源区I和漏区5长5μπι，掺杂类型为N型，掺杂浓度为lX102°cm3;娃体2掺杂类型为P型，掺杂浓度为I X 117Cm 3;漂移区3长度为55 μ 当前第1页1 2 本文档来自技高网...

【技术保护点】
一种绝缘层上硅LDMOS功率器件，其特征在于，所述LDMOS功率器件从下到上包括底部由硅材料形成的衬底层(7)、中间由氧化物形成的埋氧层(6)和上面由硅材料形成的硅膜层；所述硅膜层包括位于左侧的硅体(2)和源区(1)以及位于右侧的漏区(5)、N型硅岛(4)和漂移区(3)；所述源区(1)除上表面在外外被所述硅体(2)全部包围，所述漏区(5)位于所述硅膜层右侧上角，所述N型硅岛(4)位于所述硅膜层右侧下角，所述硅膜层右侧除所述漏区(5)和N型硅岛(4)的剩余部分为漂移区(3)，所述漏区(5)和N型硅岛(4)的长度都小于所述漂移区(3)的长度，所述漏区(5)和N型硅岛(4)的厚度之和也小于所述漂移区(3)的厚度；沟道由所述硅体(2)中位于所述源区和漂移区之间的部分提供；所述N型硅岛(4)掺杂浓度大于所述漂移区(3)掺杂浓度；所述沟道上方是由氧化物形成的栅氧化层(8)，所述漂移区上方是由氧化物形成的扩展场板(11)，所述扩展场板的厚度大于所述栅氧化层的厚度；所述栅氧化层被由金属形成的栅电极(9)全部覆盖，所述扩展场板只有靠近所述沟道的部分才被由金属形成的栅电极场板(10)覆盖，形成梯步栅电极。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡月，何进，
申请(专利权)人：深港产学研基地，
类型：发明
国别省市：广东;44