一种硅基光互连器件制造技术

本实用新型专利技术公开了一种硅基光互连器件，其通过第一和第二RDL把光子器件和TSV沟通；通过第一、第二凸点将第一电子器件和第二电子器件和光子器件连接；通过TSV和背面第三RDL、第三凸点和基板连接，实现基板和正面CMOS/光子器件的沟通；本实用新型专利技术将先进的CMOS芯片和单片多种硅光器件的混合集成；本实用新型专利技术同时保证了高性能硅光器件在SOI衬底的单片集成和CMOS芯片的先进制造，允许二者都是用各种最先进和方便的工艺进行制造，充分借用CMOS工艺进而能大幅降低成本；本实用新型专利技术将单片集成的硅光子器件和先进COMS芯片通过TSV技术完成超短距离高速电学互连，实现高速宽带硅光互连。

【技术实现步骤摘要】
一种硅基光互连器件
本技术涉及微电子
，尤其涉及一种高速宽带硅光转接板的制造方法及硅基光互连器件。
技术介绍
在光电模块中，主要包括两个部分:光学部分芯片和匹配及控制电路。其中，光子芯片主要包括有源和无源的两种。有源的主要包括光电调制器(modulator)、光电探测器(photodetector),无源器件则主要是一些复用/解复用(mux、demux)和光学波导等。电芯片则主要涉及到光电调制器的驱动(Driver)、光电探测器的放大器(跨阻放大器TIA或者限制放大器LA或者其他类型的放大器)、还有其他一些匹配和控制电路，例如时钟恢复(Q)R)、串并转换(Serdes)、开关电路(Switches)等。 目前这类光电模块多是集成在PCB板上，将分立的光芯片和与之对应的电芯片通过wirebonding和f Iipchip的方式分别进行装配。其中wirebonding方式虽然装配方便，但是因为损耗等问题，在高频高速系统中RC延迟和电感效应明显这些缺陷使其应用受限，需要尽可能缩短wirebonding金线的长度来减小损耗,在未来100G甚至Tbit传输的系统中，几乎难以应用。flipchip的方式因为采用直接互连的方式，可以很大程度的避免金线的损耗，但是随着COMS芯片工艺节点的不断缩小，而继续降低PCB版的电路线宽和线距难度较大，目前工艺水平仍然停留在微米量级，如果要把已经是封装体的电芯片装配到PCB基板上，显然会增加成本和功耗，也不利于紧凑型、小型化集成。 另一方面，硅基光传输模块的领域内，其发展趋势是把硅基光子器件和电学芯片两者都通过传统CMOS工艺直接印制在硅wafer上，例如Cisco的CPAK100G光模块，还有IBM采用90nm COMS工艺将电学和光学部分(除激光器之外的硅基光子器件)实现片上集成。对于这种采用成熟的COMS工艺来同时完成电学和光学部分的新技术，很多公司和研究团队认为在设计和量产中会有各种问题出现，例如Intel就认为，按照摩尔定律的发展，COMS的工艺节点势必会越来越小，Intel的14nm Broadwell已经宣布会在2014年第一季度开始投产。而对于光子器件而言，其工艺量级还停留在几十微米或者是几百纳米，这个节点的工艺足以保证现有光学器件的性能实现。二者在工艺节点不匹配的发展趋势决定了把光学和电学部分利用同种COMS工艺来完成，显然不合适，从成本控制来考虑，也不是最佳的选择。
技术实现思路
本部分的目的在于概述本技术的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和技术名称中可能会做些简化或省略以避免使本部分、说明书摘要和技术名称的目的模糊，而这种简化或省略不能用于限制本技术的范围。 鉴于上述和/或现有高速宽带硅光转接板中存在的问题，提出了本技术。 因此,本技术的一个目的是通过TSV(Through-Silicon Via)技术提供一种娃基光互连器件，以形成功能硅光转接板，解决光子器件和先进COMS电子芯片的高速高密度短距离互连这一关键技术问题。 为解决上述技术问题，本技术提供了如下技术方案: 为解决上述技术问题，本技术提供了如下技术方案:一种硅基光互连器件，包括，集成了光子器件的半导体衬底，所述半导体衬底具有正面和背面，所述半导体衬底上设置有光子器件，所述光子器件具有接触区，所述接触区上形成有金属接触；光子器件接触孔，所述光子器件接触孔与所述半导体衬底上的金属接触互连，且由光子器件接触孔内壁向光子器件接触孔中心依次设置有阻挡层、种子层以及导电金属，其与所述第一 RDL和第一凸点相连接；TSV深孔，所述TSV深孔由TSV深孔内壁向TSV深孔中心依次设置有绝缘层、阻挡层、种子层以及导电金属，其一端与所述正面的第二 RDL和第二凸点相连接，另一端与所述背面的第三RDL和第三凸点相连接；第一电子器件与所述第一凸点形成电性连接；第二电子器件与所述第二凸点形成电性连接。 作为本技术所述硅基光互连器件的一种优选方案，其中:所述半导体衬底为绝缘体上硅晶片，所述绝缘体上硅晶片包括顶部硅层，硅衬底，以及设置于所述顶部硅层和所述硅衬底之间的氧化物绝缘层，所述绝缘体上硅晶片具有第一主面和第二主面。 作为本技术所述硅基光互连器件的一种优选方案，其中:所述顶部硅层上还设置有，绝缘材料层，用以完成光子器件的制造；表面钝化层，所述表面钝化层的折射率小于娃材料的折射率。 作为本技术所述硅基光互连器件的一种优选方案，其中:所述硅基光互连器件还包括，基板，所述基板与所述第三凸点相连接。 本技术提供了一种高速宽带硅光转接板的制造方法及硅基光互连器件，与现有技术相比，其有益效果为: (I)省去光电模块中光子芯片的单独制造、分别对准、逐个装配步骤；进而实现在SOI wafer上硅基光子器件单片集成工艺； (2)充分借用CMOS工艺完成电子芯片的制造，进而大幅降低光电混合集成的成本； (3)能够减小模块尺寸，增加光网络设备的端口密度，降低功耗； (4)利用TSV(Through-Silicon Via)技术,在已经完成单片集成有源无源光子器件的Silicon photonics wafer上进行通孔和再布线，为光芯片及其控制芯片提供超短距离电气互连，能够提高集成密度，降低互连线对高频高速的影响； (5) SOI wafer上的RDL更适合装配性能更高、技术节点不断缩小的先进COMS电 -H-* I I 心片； (6)适合片上光电三维集成；实现高速计算、高速宽带信号传输。 【附图说明】 为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中: 图1?图11为本技术所述一种高速宽带硅光转接板的制造方法的各步骤得到的产品的示意图； 图12?图19为本技术所述集成了光子器件的半导体衬底的制造方法的各步骤得到的产品的示意图； 图20为本技术中通过光刻定义所述金属接触的结构示意图； 图21为CMP工艺平坦化得到产品的示意图； 图22为临时键合晶圆载板得到广品的结构不意图； 图23为将第三凸点与基板相连接得到产品的结构示意图； 图24为本技术所述高速宽带硅光转接板的制造方法的流程示意图； 同时，其中， 图11为本技术所述硅基光互连器件的一个实施例的剖面示意图； 图23为本技术所述硅基光互连器件的另一个实施例的剖面示意图。 【具体实施方式】 为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本技术的【具体实施方式】做详细的说明。 在下面的描述中阐述了很多具体细节以便于充分理解本技术，但是本技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似推广，因此本技术不受下面公开的具体实施例的限制。 其次，本技术结合示意图进行详细描述，本文档来自技高网...

【技术保护点】
一种硅基光互连器件，其特征在于：包括，集成了光子器件的半导体衬底，所述半导体衬底具有正面和背面，所述半导体衬底上设置有光子器件，所述光子器件具有接触区，所述接触区上形成有金属接触；光子器件接触孔，所述光子器件接触孔与所述半导体衬底上的金属接触互连，且由光子器件接触孔内壁向光子器件接触孔中心依次设置有阻挡层、种子层以及导电金属，其与所述第一RDL和第一凸点相连接；TSV深孔，所述TSV深孔由TSV深孔内壁向TSV深孔中心依次设置有绝缘层、阻挡层、种子层以及导电金属，其一端与所述正面的第二RDL和第二凸点相连接，另一端与所述背面的第三RDL和第三凸点相连接；第一电子器件与所述第一凸点形成电性连接；第二电子器件与所述第二凸点形成电性连接。

【技术特征摘要】
1.一种硅基光互连器件，其特征在于:包括， 集成了光子器件的半导体衬底，所述半导体衬底具有正面和背面，所述半导体衬底上设置有光子器件，所述光子器件具有接触区，所述接触区上形成有金属接触； 光子器件接触孔，所述光子器件接触孔与所述半导体衬底上的金属接触互连，且由光子器件接触孔内壁向光子器件接触孔中心依次设置有阻挡层、种子层以及导电金属，其与所述第一 RDL和第一凸点相连接； TSV深孔，所述TSV深孔由TSV深孔内壁向TSV深孔中心依次设置有绝缘层、阻挡层、种子层以及导电金属，其一端与所述正面的第二 RDL和第二凸点相连接，另一端与所述背面的第三RDL和第三凸点相连接； 第一电子...

【专利技术属性】
技术研发人员：张文奇，薛海韵，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：新型
国别省市：江苏;32