一种硅基III-V族nMOS器件的制作方法技术

本发明专利技术公开了一种硅基III-V族nMOS器件的制作方法，包括以下步骤：步骤1：在硅衬底上，生长锗层；步骤2：将生长了锗层的硅衬底放入MOCVD反应室中，分别生长低温成核砷化镓层和高温砷化镓层；步骤3：停止生长，更换衬底舟和反应室内管，高温退火30分钟后，在高温砷化镓层上生长半绝缘InGaP层；步骤4：在半绝缘InGaP层上生长薄砷化镓层以及砷化镓基nMOS结构；步骤5：制作栅氧化物、源极、栅极和漏极，完成硅基III-V族nMOS器件的制备。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其涉及一种硅基II1-V族nMOS器件的制作方法。
技术介绍
根据国际半导体产业技术发展蓝图(ITRS2009)的预测，2012年MPU的物理栅长将缩小到22纳米。然而，随着集成电路技术发展到22纳米技术节点及以下时，硅集成电路技术在速度、功耗、集成度、可靠性等方面将受到一系列基本物理问题和工艺技术问题的限制，并且昂贵的生产线建设和制造成本使集成电路产业面临巨大的投资风险，传统的硅CMOS技术采用“缩小尺寸”来实现更小、更快、更廉价的逻辑与存储器件的发展模式已经难以持续。因此，ITRS清楚地指出，“后22纳米”CMOS技术将采用全新的材料、器件结构和集成技术，集成电路技术将在“后22纳米”时代面临重大技术跨越及转型。II1-V族半导体的电子迁移率远大于硅(GaAs、InAs的电子迁移率分别可达到9000cm2/(V.s)、40000cm2/(V.s)，而硅的只有1300cm2/(V.s))，它们在低场和高场下都具有优异的电子输运性能，是超高速、低功耗nMOS的理想沟道材料。为了应对集成电路技术所面临的严峻挑战，采用与硅工艺兼容的高迁移率II1-V族半导体本文档来自技高网...

【技术保护点】
一种硅基III‑V族nMOS器件的制作方法，包括以下步骤，步骤1：在硅衬底上，生长锗层；步骤2：将生长了锗层的硅衬底放入MOCVD反应室中，分别生长低温成核砷化镓层和高温砷化镓层；步骤3：停止生长，更换衬底舟和反应室内管，高温退火一定时间后，在高温砷化镓层上生长半绝缘InGaP层；步骤4：在半绝缘InGaP层上生长薄砷化镓层以及砷化镓基nMOS结构；步骤5：制作栅氧化物、源极、栅极和漏极，完成硅基III‑V族nMOS器件的制备。

【技术特征摘要】

【专利技术属性】
技术研发人员：周旭亮，于红艳，李梦珂，潘教青，王圩，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：北京;11