制作底部厚栅氧化层沟槽MOS的工艺方法技术

本发明专利技术公开了一种制作底部厚栅氧化层沟槽MOS的工艺方法，包括以下步骤：第一步，在重掺杂硅衬底上生长外延层，形成第一轻掺杂外延层；第二步，在第一轻掺杂外延层上生长二氧化硅；第三步，形成光刻胶图形；第四步，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶；第五步，选择性生长第二外延层；第六步，采用湿法或干法刻蚀技术，回刻二氧化硅至所需要的厚度，形成沟槽及其底部的厚栅氧化层。本发明专利技术采用选择性外延生长形成沟槽，并回刻沟槽内的氧化层至需要的厚度，以充当沟槽底部的厚栅氧化层。本发明专利技术能够使底部厚栅氧化层沟槽MOS结构容易形成和控制。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的制造方法，具体涉及一种制作底部厚栅氧化层沟槽MOS的工艺方法。
技术介绍
底部厚栅氧化层(厚度为500 10000埃)MOS (金属氧化物半导体)能够使得器件栅漏间电容大大减小。现有的工艺通过刻蚀来形成沟槽，但是这种方法使得底部厚栅氧化层的形成很困难。并且，现有工艺一般在重掺杂上只有一层外延，当需要有两层外延时，现有技术工艺对外延与沟槽的相对位置控制性不够精确，因此使得优化外延掺杂以及器件性能的工作比较困难。
技术实现思路
本专利技术所要解决的技术问题是提供一种制作底部厚栅氧化层沟槽MOS的工艺方法，它可以使得沟槽MOS的底部厚栅氧化层的形成变得容易实现和控制。为解决上述技术问题，本专利技术制作底部厚栅氧化层沟槽MOS的工艺方法的技术解决方案为，包括以下步骤:第一步,在重掺杂娃衬底上生长外延层,形成第一轻掺杂外延层；第二步，在第一轻掺杂外延层上生长二氧化硅；所形成的二氧化硅的厚度等于或者大于后续要形成的沟槽深度。第三步，采用光刻工艺，在二氧化硅上涂胶、光刻，形成光刻胶图形；第四步,刻蚀,将未被光刻胶挡住的二氧化娃刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；本文档来自技高网...

【技术保护点】
一种制作底部厚栅氧化层沟槽MOS的工艺方法，其特征在于，包括以下步骤：第一步，在重掺杂硅衬底上生长外延层，形成第一轻掺杂外延层；第二步，在第一轻掺杂外延层上生长二氧化硅；第三步，采用光刻工艺，在二氧化硅上涂胶、光刻，形成光刻胶图形；第四步，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶；第五步，选择性生长第二外延层；在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层；第六步，采用湿法或干法刻蚀技术，回刻二氧化硅至所需要的厚度，形成沟槽及其底部的厚栅氧化层。

【技术特征摘要】
1.一种制作底部厚栅氧化层沟槽MOS的工艺方法，其特征在于，包括以下步骤: 第一步，在重掺杂娃衬底上生长外延层，形成第一轻掺杂外延层； 第二步，在第一轻掺杂外延层上生长二氧化硅； 第三步，采用光刻工艺，在二氧化硅上涂胶、光刻，形成光刻胶图形； 第四步，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶； 第五步，选择性生长第二外延层；在露出的第一轻掺杂外...

【专利技术属性】
技术研发人员：金勤海，沈浩峰，袁秉荣，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：