制作双层栅沟槽MOS的工艺方法技术

本发明专利技术公开了一种制作双层栅沟槽MOS的工艺方法，包括以下步骤：第一步，形成第一轻掺杂外延层；第二步，形成屏蔽栅；第三步，在第一轻掺杂外延层上生长二氧化硅；第四步，形成光刻胶图形；第五步，刻蚀；第六步，选择性生长加横向生长第二外延层；第七步，形成屏蔽栅上方具有底部栅氧化层的沟槽；第八步，采用双栅沟槽MOS工艺，在沟槽内形成控制栅。本发明专利技术使得双层栅沟槽MOS的形成变得容易实现和控制，并且能够在屏蔽栅沟槽MOS有两层外延时，精确控制沟槽相对于外延层的位置，从而能够通过分别优化控制两层外延的掺杂浓度，使器件的击穿电压和通态电阻得到优化。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的制造方法，具体涉及一种制作双层栅沟槽MOS的工艺方法。
技术介绍
双层栅MOS (金属氧化物半导体)能够使得器件栅漏间电容大大减小，并大大降低通态电阻。但是，采用现有工艺形成这种器件结构很复杂，难控制的因素多。并且现有工艺在重掺杂上只有一层外延，当需要有两层外延时，现有工艺对外延与沟槽的相对位置控制性不够精确，因此使得优化外延掺杂以及器件性能的工作比较困难。
技术实现思路
本专利技术所要解决的技术问题是提供一种制作双层栅沟槽MOS的工艺方法，它可以使得双层栅MOS结构的形成变得容易。为解决上述技术问题，本专利技术制作双层栅沟槽MOS的工艺方法的技术解决方案为，包括以下步骤:第一步,在重掺杂娃衬底上生长外延层,形成第一轻掺杂外延层；第二步，在第一轻掺杂外延层的顶部刻蚀沟槽，生长氧化层，淀积多晶硅并回刻多晶硅至沟槽顶部并去掉沟槽外的多晶硅，形成屏蔽栅；第三步，在第一轻掺杂外延层上生长二氧化硅，其厚度等于或者大于后续要形成的双栅间厚栅氧化硅；第四步，采用光刻工艺，在屏蔽栅上方的二氧化硅表面涂胶、光刻，形成光刻胶图形；第五步,刻蚀,将未被光刻胶挡住的二氧化娃刻蚀干本文档来自技高网...

【技术保护点】
一种制作双层栅沟槽MOS的工艺方法，其特征在于，包括以下步骤：第一步，在重掺杂硅衬底上生长外延层，形成第一轻掺杂外延层；第二步，在第一轻掺杂外延层的顶部刻蚀沟槽，生长氧化层，淀积多晶硅并回刻多晶硅至沟槽顶部并去掉沟槽外的多晶硅，形成屏蔽栅；第三步，在第一轻掺杂外延层上生长二氧化硅；第四步，采用光刻工艺，在屏蔽栅上方的二氧化硅表面涂胶、光刻，形成光刻胶图形；第五步，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶，从而在屏蔽栅上方形成二氧化硅；第六步，选择性生长加横向生长第二外延层；先在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层，而屏蔽栅上方的二氧...

【技术特征摘要】
1.一种制作双层栅沟槽MOS的工艺方法，其特征在于，包括以下步骤: 第一步，在重掺杂娃衬底上生长外延层，形成第一轻掺杂外延层； 第二步，在第一轻掺杂外延层的顶部刻蚀沟槽，生长氧化层，淀积多晶硅并回刻多晶硅至沟槽顶部并去掉沟槽外的多晶硅，形成屏蔽栅； 第三步，在第一轻掺杂外延层上生长二氧化硅； 第四步，采用光刻工艺，在屏蔽栅上方的二氧化硅表面涂胶、光刻，形成光刻胶图形；第五步，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶，从而在屏蔽栅上方形成二氧化硅； 第六步，选择性生长加横向生长第二外延层；先在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层，而屏蔽栅上方的二氧化硅上不生长；...

【专利技术属性】
技术研发人员：金勤海，张力，卢志远，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：