用于多透射率光掩模结构的镶嵌的方法和所得结构技术

本发明专利技术公开了一种光罩器件。该光罩器件具有石英衬底，所述石英衬底包含表面区域。在所述表面区域的第一部分上形成第一区域，所述第一区域包含多个也被称为二元掩模图案的不透明掩模图案。在所述表面区域的第二部分上的第二区域，所述第二区域包含多个第一衰减相移掩模图案。在所述表面区域的第三部分上的第三区域，所述第三区域包含多个第二衰减相移掩模图案。因此，该光罩器件具有至少三个对应不同光学特性的不同区域。

【技术实现步骤摘要】

本专利技术涉及集成电路及其用于半导体器件制造的处理。更具体地，本专利技术提供用于制造半导体器件的多透射率光学掩模结构的方法和结构。作为示例，本专利技术已经被应用于先进集成电路器件的制造，然而应该认识到本专利技术具有更加广泛的可应用性。
技术介绍
集成电路或“IC”已经从制造在单个硅芯片上的少数的互连器件发展到数百万个器件。当前的IC所提供的性能和复杂度已远远超过了当初的想象。为了实现复杂度和电路密度(即，能够被安置到给定芯片面积上的器件的数量)的提高，对于每一代IC，最小器件线宽的尺寸(也被称为器件“几何”)变得越来越小。现在正在制造具有线宽小于四分之一微米的半导体器件。不断增大的电路密度已不仅提高了IC的复杂度和性能，而且也为客户提供了更低成本的部件。IC制造工厂常常可能花费成百上千万，甚至十几亿美元。每一个制造工厂具有一定的晶片生产量，每片晶片上将会有一定数量的IC。因此，通过制造越来越小的个体IC器件，在每一个晶片上可以制造更多的器件，这样就可以增加制造设备的产量。要使器件更小总是很有挑战性的，因为每一种用于IC制造的工艺都存在限制。那也就是说，一种给定的工艺通常只能加工到某一特定的线宽尺寸，于是不是工艺就是器件布局需要被改变。这样的限制的一个示例是以经济和高效的方式获得用于制造集成电路的掩模组。在这些年中利用芯片代工厂服务进行定制集成电路的制造得到了发展。无工厂化芯片公司通常设计定制的集成电路。这样的定制集成电路需要制造通常被称为“光罩(reticle)”的一组定制掩模。中国上海的名为中芯国际(SMIC)的芯片代工厂公司是进行代工厂服务的芯片公司的一个示例。虽然在这些年中，无工厂化芯片公司和代工厂服务得到了增长，但是仍然存在很多的限制。例如，用于制造定制集成电路的掩模组常常是昂贵的。也就是说，它们可能花费几十万美元并且很长的制造前置时间。此外，制造掩模的掩模工厂的数量是有限的，也导致了难以获得用于定制集成电路的掩模组。在本说明书中，更具体地将在下文中描述这些和其他的限制。从上面可以看出，用于加工半导体器件的改进的技术是人们所希望的。
技术实现思路
根据本专利技术，提供了涉及集成电路及其用于半导体器件制造的处理。更具体地，本专利技术提供用于制造半导体器件的多透射率光学掩模结构的方法和结构。仅仅是作为示例，本专利技术已经被应用于先进集成电路器件的制造，然而应该认识到本专利技术具有更加广泛的可应用性。在具体的实施例中，本专利技术提供了一种光罩器件。该光罩器件具有石英衬底，所述石英衬底包含表面区域。在所述表面区域的第一部分上形成第一区域，所述第一区域包含多个也被称为二元掩模(binary mask)图案的不透明掩模图案。在所述表面区域的第二部分上的第二区域，所述第二区域包含多个第一衰减相移掩模图案。在所述表面区域的第三部分上的第三区域，所述第三区域包含多个第二衰减相移掩模图案。因此，该光罩器件具有至少三个对应不同光学特性的不同区域。或者，可以存在至少两个不同区域。在具体的实施例中，本专利技术提供了另一种光罩器件。该光罩器件具有石英衬底，所述石英衬底包含表面区域。在所述表面区域的第一部分上形成第一区域，所述第一区域包含多个二元掩模图案。在所述表面区域的第二部分上的第二区域，所述第二区域包含多个第一相移掩模图案。优选地，所述第一相移掩模图案的特征是第一透射率。该器件具有处在所述表面区域的第三部分上的第三区域，所述第三区域包含多个第二相移掩模图案。优选地，所述第二相移掩模图案的特征是第二透射率。所述第一透射率不同于所述第二透射率。较传统技术，通过本专利技术获得了的很多优点。例如，本技术为使用依赖于传统技术的工艺提供了便利。在一些实施例中，本方法提供了每个晶片的按管芯计的更高的器件产率。此外，本方法提供了与传统工艺技术兼容而不用对传统设备和工艺进行实质修改的工艺。优选地，本专利技术提供了用于制造集成电路的多透射率光学掩模。这样的掩模可以被用于利用单一光源和掩模结构来制造不同尺寸的图案(利用不同的掩蔽技术)。依据实施例，可以获得这些优点中的一个或多个。这些优点或其他优点将在本说明书全文中并且更具体地在下文中，进行更多的描述。参考后面的详细说明和附图，可以更全面地了解本专利技术的各种其他目的、特征和优点。附图说明图1是根据本专利技术的一个实施例的光罩结构的简化俯视图。图2是示出了根据本专利技术实施例的透射掩模和相移掩模的简化图。图3是示出了根据本专利技术实施例的不同的相移掩模光罩的简化图。图4是示出了由M.D.Levenson提出的相移现象的简化图。具体实施例方式根据本专利技术，提供了涉及集成电路及其用于半导体器件制造的处理的技术。更具体地，本专利技术提供用于制造半导体器件的多透射率光学掩模结构的方法和结构。作为示例，本专利技术已经被应用于先进集成电路器件的制造，然而应该认识到本专利技术具有更加广泛的可应用性。图1是根据本专利技术的一个实施例的光罩结构的简化俯视图。此图仅仅是示例，不应限制这里的权利要求的范围。本领域的普通技术人员将认识到很多变化、替代和修改。这里，术语“掩模”和光罩可以被互换使用。如图所示，本专利技术提供一种新的光罩器件100。图1中的上部分给出了光罩器件100的俯视图，下部分则是横截面的简图。该器件具有石英衬底107，所述石英衬底107具有表面区域。包含多个二元掩模图案的第一区域101被形成在表面区域的第一部分上。二元图案形成0.46微米的线间距和0.16微米的线宽，但是也可以是其他的。如图所示，二元掩模包括由铬或者其他合适的材料制成的阻挡层。包含多个第一相移掩模图案的第二区域103被形成在表面区域的第二部分上。优选地，第一相移掩模图案的特征是具有第一透射率。优选地，对于0.16微米的线宽和0.20微米的线之间的间距，第一透射率为32％。当然，还可以存在其他的透射率和间距。该器件具有包含多个第二相移掩模图案的第三区域105，其中所述第二相移掩模图案处在表面区域的第三部分上。优选地，第二相移掩模图案的特征是具有第二透射率。优选地，对于0.16微米的线宽和0.30微米的线间距，第二透射率为6％。当然，还可以存在其他的透射率和间距。第一透射率不同于第二透射率。在本说明书全文中，更具体地在下文中，可以找到本光罩结构的细节。上述第一相移掩模图案和第二相移掩模图案都分别包含多个硅化钼(MoSi)区域。因此，从图1中可看出，光罩器件100包括有三个不同线宽/间隔比值(L/S)的区域，具体为0.16/0.2的32％透光的相移区、0.16/0.46的二元区、和0.16/0.3的6％透光的相移区，从下部的横截面图则可看出在光掩模上的这三种光掩模的类型其横切面是不同的。图2是示出了根据本专利技术实施例的透射掩模和相移掩模的简化图。此图仅仅是示例，不应限制这里的权利要求的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如所示出的，该图示出了透射掩模201和相移掩模203。所示出的是利用相似的源并且试图印刷相同线宽和线间距的透射掩模和相移掩模。如图所示，透射掩模由其上具有上覆的图案化铬层的玻璃衬底制成。来自源的照射穿过玻璃并且被铬层的部分阻挡。掩模处的电场由对应于掩模图案的类似台阶的图形表示。在晶片处的电场示出了来自照射的干涉。晶片处的强度也由于透射掩模受到干涉的影响。相移掩模具有类似的本文档来自技高网...

【技术保护点】
一种光罩器件，包括：一个石英衬底，所述石英衬底包含表面区域；一个第一区域，位于所述表面区域的第一部分上，包含多个二元掩模图案；一个第二区域，位于所述表面区域的第二部分上，包含多个第一相移掩模图案；和一个第三区域，位于所述表面区域的第三部分上，包含多个第二相移掩模图案。

【技术特征摘要】
1.一种光罩器件，包括一个石英衬底，所述石英衬底包含表面区域；一个第一区域，位于所述表面区域的第一部分上，包含多个二元掩模图案；一个第二区域，位于所述表面区域的第二部分上，包含多个第一相移掩模图案；和一个第三区域，位于所述表面区域的第三部分上，包含多个第二相移掩模图案。2.如权利要求1所述的器件，其中所述二元掩模图案包含多个铬掩模图案，所述铬掩模图案中的每一个能够阻挡电磁能量。3.如权利要求1所述的器件，其中所述第一相移掩模图案的特征是具有第一透射率。4.如权利要求3所述的器件，其中所述第一透射率为约32％。5.如权利要求1所述的器件，其中所述第二相移掩模图案的特征是具有第二透射率。6.如权利要求5所述的器件，其中所述第二透射率为约6％。7.如权利要求1所述的器件，其中所述第一相移掩模图案包含多个硅化钼区域。8.如权利要求1所述的器件，其中所述第二相移掩模图案包含多个硅化钼区域。9.如权利要求1所述的器件，其中所述石英衬底是单一的衬底。10.如权利要求1所述的器件，其中所述第一相...

【专利技术属性】
技术研发人员：洪齐元，张斌，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]