以半导体硅加工技术制备的样品支架制造技术

一种样品支架，其中通过半导体硅加工技术把硅基底用作原材料制备具备两维形状并且厚度为１０μｍ或更少的厚度结构。

【技术实现步骤摘要】

本专利技术涉及一种固定诸如精确定点取样的TEM观察样品的微细样品的样品支架，这种样品支架便于附加加工。
技术介绍
通常，关于采用聚焦离子束(FIB)设备从样品的特定部分切去微细样件的精确定点取样和把样件固定到样品支架上的技术，已经提出各种类型。例如，已经提出1)包含特定部分的晶片的一部分被机械切割成块状并且所述块由FIB薄片化的方法2)由FIB在晶片特定部分的前面和后面的部分上形成洞，由FIB对晶片进行薄片化精加工，形成的样品运到筛网并固定到筛网上的方法(一种取出(lift-out)方法，参见专利文献1)，3)由FIB在晶片的特定部分的前面和后面的部分上形成洞，然后微细块状的样品被拾取并固定在样品支架上，随后由FIB进行薄片化精加工的方法(参见专利文献2)。由于所述样品由方法1)中的切块步骤形成，出现例如裂纹和碎片的缺陷，即使有专门技术时，厚度形成步骤所得到的厚度限于10μm。关于方法2)，样品薄片极为精细并且因此一旦样品薄片丢失，就不可能再恢复，同时拾取操作后的再加工是不可能的。把样品薄片以微细块形式拾取的方法3)使得有必要进行需要专门技术的繁琐操作。也就是说，在方法3)中，样品被以微细块形式拾取，所述微细块一旦通过FIBCVD固定到由微操纵器操作的探针的远端，就转移到样品支架上，然后通过切割进行分离。在非专利文献1中，公开了能够进行再加工的方法3)。方法3)如下制备样品。由于把取出(lift-out)样品粘到碳筛网的方法2)不能进行再加工，首先，准备了替代所述筛网的样品支架。也就是说，直到通过薄片化使硅晶片的厚度接近于10μm 才对Si晶片进行抛光，并且，随后在Si晶片中由FIB形成防止Si晶片在电子迁移过程中在进行TEM观测时成为阻碍的槽和悬挂取出(lift-out)样品的壁，这样形成如图7左上部分中所示的样品支架a。尽管直到样品被取出(lift-out)的步骤与取出(lift-out)方法中相应步骤相似，仍有必要在取出(lift-out)步骤后进行附加的加工，并且因此在留下2到3μm厚的观测部分时施加到所述样品FIB加工暂时完成。精细样品部件开口(观测部分)从FIB加工部分通过操作微控制器举起并且所述精细样品部件开口从上述的由Si晶片制备的样品支架a悬伸(一种示于图7右上角部分的状态)。放置在样品支架a上的所述精细样品部件开口再一次和样品支架一起返回FIB加工部分(如图7左下部分所示的状态)，并且样品b的两端和底部通过采用钨或类似物的FIB沉积被固定到样品支架b(如图7右下部分所示的状态)。当所述样品部件开口被固定时，薄片化再加工被再次施加到所述样品上。在把附加的整形应用于由精确定点取样所获得的样品时，已经提出这样的概念，即大尺寸的样品支架以降低例如筛网的样品支架的本底、减少所述筛网的厚度以减少加工部分、以及减少在其上通过薄片化制备样品支架来放置所述样品的部分的厚度。然而，当所述筛网的厚度减少时，所述筛网的操作变得困难并且所述筛网降低强度，因此所述筛网易于弯曲。进一步地，通过蚀刻形成的筛网的表面不均匀并包括波浪形和不规则形，并且因此所述筛网不适用于把微小片垂直固定。进一步地，当通过由薄片化形成Si晶片而制备所述样品支架时，将可能制备高质量样品支架。然而，薄片化是手工进行的，并且因此薄片化需要专门技术，由此存在这样的缺点，即难于大规模制造所述样品支架，因此提高了成本。进一步地，薄片化加工易于造成碎屑(裂纹和缺口)并且因此尽最大努力也难于把样品固定表面的厚度制成10μm或更低，因此样品固定表面的厚度设置为大约20μm。在制备TEM样品中，为降低样品支架的本底，所述样品支架也要进行蚀刻，因此当所述样品支架厚时存在这样的缺陷，即加工时间对应于厚度而延长。JP-A-2001-141620“用于发射电子显微镜的样品的切削加工方法”，2001年5月25日公开。JP-A-2003-35682“样品托架和样品分析方法”，2003年2月7日公开。Daisuke Sakata，“实现附加的加工的FIB取出(lift-out)方法”，“在第58届日本电子显微镜协会会议上进行的演讲书面摘要”(WrittenSummary of Lectures presented in the 58thMeeting of Japan Electronic MicroscopeSociety)，247页，5月14到16，2002年，日本电子显微镜协会。本专利技术要解决的任务为提供能对样品进行附加加工而不产生例如在筛网表面平整度和本底噪声的产生方面的缺陷，并且能够固定薄样品而在制备样品中不需要专门技术的样品支架。
技术实现思路
本专利技术的样品支架通过半导体硅加工技术把硅基底用作原材料而制备具备两维形状和10μm或更小厚度的厚度结构。进一步地，两维形状厚度结构形成为阶梯外形并且样品固定部分形成在阶梯的最上阶。进一步地，本专利技术的样品支架以样件不放置于筛网上的状态粘接到部分切去的筛网上。进一步地，本专利技术的样品支架中，样品固定在其上的多个部分设置在相同的基底上。本专利技术的样品支架通过半导体硅加工技术把硅基层用作原材料而制备10μm或更小厚度的厚度结构(MEMS微机电系统)，因此，能在样品固定表面获取具备亚微米水平精确度的平整度而不需要专门技术，同时，能在把样品固定表面的宽度限制在5μm左右而进行加工。由于样品支架本身的尺寸可通过加工而减小，由于辐射电子的散射作用能制备具备小本底的TEM样品。这意味着用于降低样品支架本身厚度以降低本底噪声的加工通常不必要进行从而缩短了加工时间。进一步，由于大量样品支架可一次制备，可以实现每一件加工时间的缩短从而可以低成本提供高品质样品支架。进一步地，由于本专利技术样品支架为以相应样件垂直地固定在样品支架上的状态固定在样品固定表面的支架，即使在固定样品后和观测完之后也能进行附加加工。进一步地，本专利技术样品支架的形状采用阶梯外形而且样品固定部分形成在阶梯的最高阶，因此能容易地通过使硅基底上待蚀刻的部分以阶梯形式变窄以形成样品支架。进一步地，本专利技术的样品支架中，样品支架以样件不放置于所述筛网的状态粘接于部分切去的筛网上。因此，即使当样品支架本身是精细的，样品支架可容易的处理，同时，由于样件中没有所述筛网，不会产生本底噪声。进一步地，在本专利技术的样品支架中，其上固定样品的多个部分设置在相同的基底上，因此能把一系列相关样品放置在一个样品支架上从而比较观察或类似的试验可在短时间内容易进行，并且样品支架可在样品的清点和质量控制中常规地应用。进一步地，即使在进行附加加工时，由于多个样件固定到一个样品支架上，在维持例如真空状态的腔内环境条件的同时能顺序地加工多个样品，从而可缩短加工时间。附图说明图1为表示由本专利技术MEMS制备的样品支架的示图。图2为解释其中样品支架被粘到筛网上的模式的示图。图3为表示由本专利技术MEMS制备的样品支架的实施例的示图。图4A-4D为解释在制备实施例的样品支架时使用的掩模图案的示图。图5A-5K为解释制备实施例样品支架过程的示图。图6是表明允许Ar离子束从下方辐射的样品支架的厚度解释性示图。图7为解释可进行附加加工的常规取出(lift-out)方法的示图。1硅基底11单硅层12基层2掩模3抗蚀膜31优化抗蚀膜4M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种样品支架，其中通过半导体硅加工技术把硅基底用作原材料制备具备两维形状并且厚度为10μm或更少的厚度结构。2.如权利要求1所述样品支架，其中具备两维形状的厚度结构形成为阶梯状外形而且样品固定部分形成...

【专利技术属性】
技术研发人员：岩崎浩二，宗兼正直，
申请(专利权)人：精工电子纳米科技有限公司，
类型：发明
国别省市：