制造半导体器件的方法技术

使用Ｓｉ（ＯＲ↓［１］）（ＯＲ↓［２］）（ＯＲ↓［３］）（ＯＲ↓［４］），在不高于３００℃的温度下，通过化学汽相淀积工艺形成三层抗蚀膜（２２５）中的中间膜（２２２），其中Ｒ↓［１］、Ｒ↓［２］、Ｒ↓［３］和Ｒ↓［４］的每一个独立地表示含碳基团或氢原子，不包括Ｒ↓［１］到Ｒ↓［４］全部为氢原子的情形。

【技术实现步骤摘要】

本专利技术涉及一种，通过该方法使用三层抗蚀工艺来形成互连沟槽和通孔。
技术介绍
随着半导体器件微型化的进展，在使用光致抗蚀剂的蚀刻工艺中对微加工的需求增加。三层抗蚀工艺作为使微加工不易受衬底上台阶差(step difference)影响的工艺是公知的。在该三层抗蚀工艺中，首先，在被微加工的衬底上覆盖厚的下层抗蚀剂膜。接着，在下层抗蚀剂膜上覆盖SOG(旋涂玻璃)，从而形成中间膜。进一步，在其上覆盖上层抗蚀剂膜，该上层抗蚀剂膜经过曝光和显影，因此获得用于该工艺的掩模(日本未决专利公开No.H5-341533)。当发生任何不对准时，通常通过O2灰化或者通过使用有机溶剂仅剥离或去除上层抗蚀剂膜以再次形成上层抗蚀剂膜，随后进行曝光和显影。然而，使用有机溶剂去除上层抗蚀剂膜还会导致剥离构成中间膜的SOG。为了仅使上层抗蚀剂膜更容易去除，日本未决专利公开No.H5-341533还公开了一种使用低浓度分辨率抗蚀剂的技术。为了在下层抗蚀剂膜的蚀刻期间改善临界(critical)尺寸损耗并改善图案的几何结构，日本未决专利公开No.H7-183194公开了一种使用SiO2膜作为三层抗蚀的中间膜的技术，本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在半导体衬底上形成的将要被蚀刻的膜上形成绝缘膜；使用下面的通式（１）所表示的化合物，在不高于３００℃的温度下，通过化学汽相淀积工艺在所述绝缘膜上形成中间膜；在所述中间膜上形成抗蚀剂膜； 以及蚀刻由所述绝缘膜、所述中间膜和所述抗蚀剂膜所掩模的所述将要被蚀刻的膜：［化学式１］Ｒ↓［４］Ｏ－＊－ＯＲ↓［２］（１）其中Ｒ↓［１］、Ｒ↓［２］、Ｒ↓［３］和Ｒ↓［４］的每一个独立地表示含碳基团或氢原 子，不包括Ｒ↓［１］到Ｒ↓［４］全部为氢原子的情形。

【技术特征摘要】
JP 2005-3-25 2005-0897941.一种制造半导体器件的方法，包括在半导体衬底上形成的将要被蚀刻的膜上形成绝缘膜；使用下面的通式(1)所表示的化合物，在不高于300℃的温度下，通过化学汽相淀积工艺在所述绝缘膜上形成中间膜；在所述中间膜上形成抗蚀剂膜；以及蚀刻由所述绝缘膜、所述中间膜和所述抗蚀剂膜所掩模的所述将要被蚀刻的膜[化学式1] 其中R1、R2、R3和R4的每一个独立地表示含碳基团或氢原子，不包括R1到R4全部为氢原子的情形。2.根据权利要求1的制造半导体器件的方法，其中在所述形成所述中间膜中的所述化合物中，R1、R2、R3和R4的每一个独立地表示含碳基团。3.根据权利要求1的制造半导体器件的方法，其中所述含碳基团是具有1到6个碳原子的烷基。4.根据权利要求1的制造半导体器件的方法，其中TEOS(原硅酸四乙酯)用在形成所述中间膜中。5.根据权利要求1的制造半导体器件的方法，其中在形成所述中间膜中还使用具有氧化性质的气体。6.根据权利要求1的制造半导体器件的方法，其中所述抗蚀剂膜由化学放大抗蚀剂组成。7.根据权利要求1的制造半导体器件的方法，进一步包括在形成所述中间膜之前，在所述的绝缘膜上形成第一抗反射膜；并且其中在所述形成所述中间膜中，在所述第一抗反射膜上形成所述中间膜。8.根据权利要求1的制造半导体器件的方法，进一步包括在形成所述抗蚀剂膜之...

【专利技术属性】
技术研发人员：宇佐美达矢，大西贞之，广井政幸，松本明，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]