非易失性存储器件及其制造方法技术

本发明专利技术提供了一种适用于形成在半导体衬底上的非易失性存储器件的制造方法和所得到的结构的示范性实施例。栅极结构的示范性实施例包括形成在半导体衬底上的第一绝缘膜，形成在第一绝缘膜上用于储存电荷的储存节点，形成在储存节点上的第二绝缘膜，形成在第二绝缘膜上的第三绝缘膜，和形成在第三绝缘膜上的栅电极。选择绝缘膜使得第二和第三绝缘膜之一或两者的介电常数大于第一绝缘膜的介电常数。

【技术实现步骤摘要】

本申请涉及非易失性存储器件和该器件的制造方法，尤其涉及结合电荷储存节点的非易失性存储器件和该器件的制造方法。
技术介绍
为了写入或擦除数据，非易失性存储器件可以使用晶体管的阈值电压转换、电荷转移和/或电阻变化。由于存在用于储存电荷的储存节点，使用阈值电压转换来写入或擦除数据的存储器件可以称为电荷储存存储器件。例如，电荷储存存储器件的实施例包括将浮置栅极用作储存节点的浮置栅极存储器件和将电荷俘获层用作储存节点的硅-氧化物-氮化物-氧化物-硅(SONOS)存储器件。图1图示了电荷储存非易失性存储器件100的截面示意图，该器件结合了在储存节点中使用氮化膜作为电荷俘获层的传统SONOS结构。在氮化膜120和半导体衬底105之间提供用于隧穿电荷或注入热载流子的隧穿绝缘膜，例如氧化膜115。在氮化膜120和控制栅电极130之间提供阻挡绝缘膜，例如氧化膜125。在传统SONOS结构中，半导体衬底105为硅，控制栅电极130为多晶硅，然而本领域技术人员清楚在类似结构的制造中可以使用其它半导体和导电材料。通过向控制栅电极130施加正电压，可以在存储器件100上执行写入操作。响应控制栅130上的正电压，从源/漏区110加速的电子可以被注入到氮化膜120中，或者半导体衬底105中的电子可以通过隧穿被注入到氮化膜120中。反之，通过向栅电极130施加负电压或者向半导体衬底105施加正电压，由此氮化膜120中储存的电子通过隧穿进入半导体衬底105被擦除，在存储器件100上执行擦除操作。图2图示了分别对应于半导体衬底105、氧化膜115、氮化膜120、氧化膜125和控制栅电极130的能带105a、115a、120a、125a和130a。如图1和2所示，当在擦除操作中施加在控制栅电极130上的电压增大时，对应于氧化膜115和125的能带115a和125a的弯曲增大。在存储器件100中形成该条件既允许电子从氮化膜120经氧化膜115隧穿进入半导体衬底105，又允许控制栅电极130中的自由电子经氧化膜125逆隧穿进入氮化膜120。图3是相对于施加到具有图1所示结构的存储器件100上的擦除电压，阈值电压随时间变化的曲线图。如图3所示，当擦除电压的绝对值增大时，阈值电压减小，然而饱和阈值电压增大。该结果反映出，当擦除电压的绝对值增大时，逆隧穿也增大，由此减小了擦除操作的效率。再参看图1，例如，相对于经其发生逆隧穿的氧化膜125的厚度，减小经其发生隧穿的氧化膜115的厚度，能够抑制与擦除电压的绝对值增大相关的效应。然而，当氧化膜115的厚度减小时，即使不向控制栅电极130施加擦除电压，经过氧化膜115发生隧穿的可能性也会增大。这种受控隧穿可能会使存储器件100的保持特性退化或减弱。图4是存储器件100在保持状态的阈值电压变化和在擦除状态的阈值电压变化之间的关系曲线图。如图4所示，擦除状态的饱和阈值电压Vth和相关存储器件的保持特性互相成反比。因此，改善该存储器件擦除效率的努力可能会引起保持特性的退化或退步。
技术实现思路
本专利技术的示范性实施例提供表现出改善的擦除效率并也能保持或改善保持特性的非易失性存储器件。本专利技术的示范性实施例提供非易失性存储器件的制造方法。该器件包括形成在半导体衬底上的栅极结构，其中栅极结构包括形成在半导体衬底上的第一绝缘膜、形成在第一绝缘膜上用于储存电荷的储存节点、形成在储存节点上的第二绝缘膜、形成在第二绝缘膜上的第三绝缘膜、和形成在第三绝缘膜上的栅电极，其中至少第二和第三绝缘膜之一的介电常数大于第一绝缘膜。本专利技术的示范性实施例提供非易失性存储器件的制造方法。该器件包括形成在半导体衬底上的栅极结构，其中栅极结构中至少第二绝缘膜和第三绝缘膜之一的能带间隙大于储存节点的能带间隙。本专利技术的示范性实施例还提供在半导体衬底上的非易失性存储器件的制造方法，该方法包括在半导体衬底中间隔地形成源极区和漏极区；在源极和漏极之间的半导体衬底上形成第一绝缘膜；在第一绝缘膜上形成用于储存电荷的储存节点；在储存节点上形成例如氧化膜的第二绝缘膜；在第二绝缘膜上形成例如氮化膜的第三绝缘膜；和在第三绝缘膜上形成控制栅电极。本专利技术的示范性实施例提供在半导体衬底上的非易失性存储器件的制造方法，该方法包括在半导体衬底上形成第一绝缘层；在第一绝缘层上形成储存节点层；在储存节点层上形成第二绝缘层；在第二绝缘层上形成第三绝缘层；在第三绝缘层上形成控制栅电极；在控制栅电极层上形成暴露出控制栅电极层预定部分的光刻胶图案；和以光刻胶层作为蚀刻保护掩模蚀刻控制栅电极层、第三绝缘层、第二绝缘层、储存节点层和第一绝缘层来形成栅极结构。附图说明参照下面的具体描述和附图将更易于理解本专利技术的示范性实施例，其中相同的参考数字用于表征相同和/或相应元件，其中图1是传统SONOS型存储器件的截面图；图2是示例对应于与图1对应的传统SONOS型存储器件的能带的示意图；图3是相对于施加到对应于图1的传统SONOS型存储器件上的擦除电压，阈值电压随时间变化的曲线图；图4是对应于图1的传统SONOS型存储器件在保持状态的阈值电压变化和在擦除状态的阈值电压变化之间的关系曲线图；图5是根据本专利技术的第一示范性实施例的非易失性存储器件的截面示意图；图6是示例对应于具有对应于图5结构的非易失性存储器件的能带的示意图；图7是对应于图1的传统SONOS型存储器件和对应于图5的非易失性存储器件在保持状态的阈值电压和擦除状态的平带电压之间的关系曲线图；图8-10是示例在根据本专利技术的示范性实施例的非易失性存储器件的制造方法期间执行的特定步骤和中间制造结构的截面图；这些附图仅供示例性目的，而未按比例绘制。可以减小、扩展或重新布置各个实施例中示出的元件的空间关系和相对尺寸，例如构成栅极结构的各个膜，以提高相对于相应描述的附图的清晰度。因此，不应当将附图解释为精确反映相应结构元件的相对尺寸、数值或位置，该结构元件包含在通过根据本专利技术的示范性实施例制造的实际非易失性存储器件中。具体实施例方式现在将参照示出本专利技术示范性实施例的附图更详细的描述本专利技术。然而，本领域技术人员清楚，本专利技术可以以许多不同形式实施，因此不应当解释为限制于示范性的实施例。实际上，提供这些示范性实施例是为了确保该公开是完全和完整的，并将本专利技术的概念充分地传达给本领域的技术人员。图5是图示根据本专利技术的示范性实施例的非易失性存储器件200的截面图。如图5所示，非易失性存储器件200包括形成在源210和漏215之间的半导体衬底205上的栅极结构265。栅极结构265包括用于储存电荷的储存节点230和用于控制储存节点230的操作的栅电极260。如图5所示，栅极结构265还可以包括形成在栅极结构265侧表面上的间隙壁绝缘膜270，也简称为间隙壁。栅极结构265包括第一绝缘膜220、储存节点230、第二绝缘膜240、第三绝缘膜250和控制栅电极260。在栅极结构265的制造期间，第一绝缘膜220形成在半导体衬底205上，储存节点230形成在第一绝缘膜220上。第二绝缘膜240、第三绝缘膜250和控制栅电极260依次形成在储存节点230上。在非易失性存储器件200上执行写入操作，在此期间通过向控制栅电极260施加写入电压，例如正电压，电子被累加到储存节点本文档来自技高网...

【技术保护点】
一种非易失性存储器件，具有形成在衬底上的栅极结构，该栅极结构包含：形成在所述半导体衬底上的第一绝缘膜，具有第一介电常数κ↓［１］和能带间隙Ｄ↓［ｂｇ１］；形成在所述第一绝缘膜上的储存节点膜，具有带隙Ｓ↓［ｂｇ］；形成 在所述储存节点膜上的第二绝缘膜，具有第二介电常数κ↓［２］和能带间隙Ｄ↓［ｂｇ２］；形成在所述第二绝缘膜上的第三绝缘膜，具有第三介电常数κ↓［３］和能带间隙Ｄ↓［ｂｇ３］；和形成在所述第三绝缘膜上的栅电极，其中至少满 足表达式κ↓［２］＞κ↓［１］和κ↓［３］＞κ↓［１］之一。

【技术特征摘要】
KR 2005-2-21 14087/051.一种非易失性存储器件，具有形成在衬底上的栅极结构，该栅极结构包含形成在所述半导体衬底上的第一绝缘膜，具有第一介电常数κ1和能带间隙Dbg1；形成在所述第一绝缘膜上的储存节点膜，具有带隙Sbg；形成在所述储存节点膜上的第二绝缘膜，具有第二介电常数κ2和能带间隙Dbg2；形成在所述第二绝缘膜上的第三绝缘膜，具有第三介电常数κ3和能带间隙Dbg3；和形成在所述第三绝缘膜上的栅电极，其中至少满足表达式κ2＞κ1和κ3＞κ1之一。2.根据权利要求1的非易失性存储器件，其中至少满足表达式Dbg2＞Sbg和Dbg3＞Sbg之一。3.根据权利要求1的非易失性存储器件，其中满足表达式κ3＞κ1。4.根据权利要求3的非易失性存储器件，其中所述第三绝缘膜是氮化硅膜。5.根据权利要求4的非易失性存储器件，其中所述第三绝缘膜具有40-100范围的厚度T3。6.根据权利要求4的非易失性存储器件，其中所述第二绝缘膜是氧化硅膜。7.根据权利要求6的非易失性存储器件，其中所述第二绝缘膜具有20-60范围的厚度T2。8.根据权利要求1的非易失性存储器件，其中所述第一绝缘膜是氧化硅膜。9.根据权利要求8的非易失性存储器件，其中所述第一绝缘膜具有20-60范围的厚度T1。10.根据权利要求1的非易失性存储器件，其中所述储存节点膜由选自氮化硅、多晶硅、纳米晶体、纳米簇和纳米点构成的组的材料形成。11.一种非易失性存储器件，包含半导体衬底，形成在半导体衬底上并具有侧壁的栅极结构，所述栅极结构包括形成在半导体衬底上的第一绝缘图案、形成在所述第一绝缘图案上的储存节点图案；形成在所述储存节点层上的第二绝缘图案、形成在所述第二绝缘图案的第三绝缘图案；和形成在所述第三绝缘图案上的控制栅电极；和形成在半导体衬底中邻接所述栅极结构的侧壁的源极区和漏极区。12.根据权利要求11的非易失性存储器件，其中所述第三绝缘膜由氮化硅膜形成。13.根...

【专利技术属性】
技术研发人员：韩祯希，金柱亨，金桢雨，田尚勋，郑渊硕，李承铉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]