动态肖特基势垒MOSFET器件及其制造方法技术

提供了一种用于调节电流的流动的器件及其制造方法。该器件包括与半导体衬底形成肖特基势垒或类肖特基结的金属－绝缘体－半导体的源极－漏极接触。该器件包括在半导体衬底和金属源极和／或漏极电极之间的界面层，从而可通过施加不同的偏置条件来动态地调节肖特基势垒的高度。动态的肖特基势垒调节为低的漏极偏置条件提供了增加的电流，降低了肖特基势垒ＭＯＳＦＥＴ器件的亚线性导通特性并改善了器件性能。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及适用于调整电流流量的器件，并且对在集成电路(IC)范畴内的这些器件的制造具有特定的应用。尤其是，它涉及适用于调整电流流量的晶体管，该晶体管具有与沟道区域形成肖特基或者类肖特基接触的金属源极和/或漏极。(2)
技术介绍
本领域中一种众所周知的晶体管类型是肖特基势垒金属氧化物半导体场效应晶体管(“肖特基势垒MOSFET(Schottky-barrier MOSFET)”或者SB-MOS)。如图1所示，SB-MOS器件100包括半导体衬底110，在该衬底上形成了源极电极120和漏极电极125，并且两者被具有沟道掺杂物的沟道区域140分开。沟道区域140是衬底110的电流经过区域。为了本专利技术的目的，在半导体衬底110中的沟道区域140从栅极绝缘体150的垂直下方延伸至与源极电极120的底部边缘和漏极电极125的底部边缘基本对准的边界。沟道掺杂物浓度分布一般都具有最大的掺杂物浓度115，这通常是在源极120和漏极125电极的下方，因此是在沟道区域140的外面。对本专利技术来说，沟道掺杂物不受限于专门提供在沟道区域140之内，而是在充分位于沟道区域140外部的区域也可被发现。本文档来自技高网...

【技术保护点】
一种ＭＯＳＦＥＴ器件，包括：半导体衬底上的栅极电极；半导体衬底上的源极电极和漏极电极，其中所述源极电极和所述漏极电极中的至少一个是金属；以及在所述衬底与所述金属源极和漏极电极中的至少一个电极之间的界面层。

【技术特征摘要】
【国外来华专利技术】US 2003-10-22 60/513,410;US 2003-10-24 60/514,0411.一种MOSFET器件，包括半导体衬底上的栅极电极；半导体衬底上的源极电极和漏极电极，其中所述源极电极和所述漏极电极中的至少一个是金属；以及在所述衬底与所述金属源极和漏极电极中的至少一个电极之间的界面层。2.如权利要求1所述的器件，其特征在于，所述界面层设置在至少邻近所述栅极电极的区域内。3.如权利要求1所述的器件，其特征在于，所述衬底和所述金属源极和漏极电极中的至少一个电极之间的全部肖特基或类肖特基结包括所述界面层。4.如权利要求1所述的器件，其特征在于，至少在邻近所述栅极电极的区域中，所述衬底与所述金属源极和漏极电极中的至少一个电极之间的肖特基或类肖特基结包括所述界面层。5.如权利要求1所述的器件，其特征在于，具有所述界面层的所述金属源极和漏极电极中的至少一个电极与所述衬底形成肖特基或类肖特基结。6.如权利要求1所述的器件，其特征在于，所述界面层包括绝缘体。7.一种制造用于调节电流流动的MOSFET器件的方法，该方法包括在半导体衬底上制备栅极电极；暴露在邻近所述栅极电极的区域内的所述半导体衬底；使用至少局部的各向同性刻蚀来刻蚀在暴露的所述区域上的半导体衬底；在所述半导体衬底的所述刻蚀区域中沉积金属薄膜；以及使所述金属与所述半导体衬底反应，以使形成肖特基或类肖特基源极电极和漏极电极中的至少一个。8.如权利要求7所述的方法，其特征在于，所述刻蚀步骤是使用横向刻蚀速率大约是垂直刻蚀速率的1/10至10倍的刻蚀进行的。9.如权利要求7所述的方法，其特征在于，所述刻蚀步骤是使用具有大致相同的横向与垂直刻蚀速率的刻蚀进行的。10.如权利要求7所述的方法，其特征在于，所述栅极电极可采用下列步骤制备在所述半导体衬底上制备薄的绝缘层；在所述薄的绝缘层上沉积薄的导电膜；对所述薄导电膜进行图形化和刻蚀，以形成栅极电极；以及，在所述栅极电极的至少一个侧壁上形成至少...

【专利技术属性】
技术研发人员：JP斯奈德，JM拉森，
申请(专利权)人：斯平内克半导体股份有限公司，
类型：发明
国别省市：US[美国]