具有改进的驱动电流特性的晶体管及其制作方法技术

技术编号:3206062 阅读:179 留言:0更新日期:2012-04-11 18:40
本发明专利技术致力于用于调节电流的器件及其制造方法,该器件具有高介电常数的栅绝缘层,其源极和/或漏极和衬底形成肖特基接触或类肖特基区域。在一个实施例中,栅绝缘层具有大于硅的介电常数。在另一个实施例中,电流调节器件可以是MOSFET器件,可任选的平面P型或N型MOSFET具有任何取向。在另一个实施例中,源和/或漏可以部分或全部由硅化物构成。(*该技术在2022年保护过期,可自由使用*)

【技术实现步骤摘要】
相关申请的交互引用本申请是申请于2001年8月10日,申请号为09/928,124的美国专利申请和申请于2001年8月10日,申请号为09/928,163的美国专利申请的部分续展申请。本申请进一步要求对申请于2002年5月16日,申请号为60/381,320的美国临时专利申请的优先权,该申请通过引用全文结合在本文中。
技术介绍
本专利技术涉及调节电流的器件及其制造方法。更具体地说,本专利技术涉及肖特基势垒源极和/或漏极晶体管。诸如附图说明图1中的现有技术半导体器件100(例如晶体管)的电流调节器件可以包括一个硅衬底110,该衬底带有掺杂的源极120和掺杂的漏极130。源极120和漏极130由一个沟道区域140分隔。沟道区域140的顶部是一个绝缘层150。绝缘层150通常由介电常数为3.9的二氧化硅构成。导电材料制成的栅极160位于绝缘层150的顶部。当电压VG施加到栅极160上时,电流通过沟道区域140流过源极120和漏极120之间。该电流被称为驱动电流,或ID。对于数字应用,电压VG可以施加到栅极160上,使半导体器件100“导通”。在该状态下,半导体器件将有较大的驱动电流,理想情况下只本文档来自技高网...

【技术保护点】
一种制造用于调节电流的器件的方法,其特征在于,所述方法包括:提供半导体衬底;提供和该半导体衬底相接触的电绝缘层,该绝缘层具有大于4.0的介电常数;提供和该绝缘层的至少一部分相接触的一栅极;和提供和该半导体衬底 相接触并靠近该栅极的一源极和一漏极,其中至少源极和漏极中一电极和半导体衬底形成肖特基接触或类肖特基区域。

【技术特征摘要】
US 2001-8-10 09/928,124;US 2001-8-10 09/928,163;US1.一种制造用于调节电流的器件的方法,其特征在于,所述方法包括提供半导体衬底;提供和该半导体衬底相接触的电绝缘层,该绝缘层具有大于4.0的介电常数;提供和该绝缘层的至少一部分相接触的一栅极;和提供和该半导体衬底相接触并靠近该栅极的一源极和一漏极,其中至少源极和漏极中一电极和半导体衬底形成肖特基接触或类肖特基区域。2.如权利要求1所述的方法,其特征在于,所述源极和漏极用由硅化铂,硅化钯和硅化铱构成的组中的一个形成。3.如权利要求1所述的方法,其特征在于,所述源极和漏极用由多个稀土硅化物构成的组中的一个形成。4.如权利要求1所述的方法,其特征在于,所述绝缘层用由多个金属氧化物构成的组中的一个形成。5.如权利要求1所述的方法,其特征在于,所述绝缘层用一种氮氧化物堆形成。6.如权利要求1所述的方法,其特征在于,所述肖特基接触或类肖特基区域至少在与沟道相邻的区域中形成。7.如权利要求1所述的方法,其特征在于,所述至少源极和漏极中一电极和半导体衬底之间的全部界面和半导体衬底形成肖特基接触或类肖特基区域。8.如权利要求1所述的方法,其特征在于,所述掺杂剂被引入沟道区域。9.如权利要求1所述的方法,其特征在于,所述绝缘层包括一个以上的层。10.如权利要求2或3所述的方法,其特征在于,所述绝缘层用由多个金属氧化物构成组中一个形成。11.如权利要求2或3所述的方法,其特征在于,所述绝缘层用一种氮氧化物堆形成。12.如权利要求10所述的方法,其特征在于,所述肖特基接触或类肖特基区域至少在与沟道相邻的区域中形成,掺杂剂被引入沟道区域。13.如权利要求11所述的方法,其特征在于,所述肖特基接触或类肖特基区域至少在与沟道相邻的区域中形成,掺杂剂被引入沟道区域。14.如权利要求2或3所述的方法,其特征在于,提供和半导体衬底相接触的源极和漏极在低于800℃的工艺温度下进行。15.一种制造用于调节电流的器件的方法,其特征在于,所述方法包括提供半导体衬底;提供和该半导体衬底相接触的电绝缘层,该绝缘层具有大于7.6的介电常数;提供和该绝缘层的至少一部分相接触的一栅极;和提供和该半导体衬底相接触并靠近该栅极的一源极和一漏极,其中至少源电极和漏电极中一电极和半导体衬底形成肖特基接触或类肖特基区域。16.如权利要求15所述的方法,其特征在于,所述源极和漏极用由硅化铂,硅化钯和硅化铱构成的组中的一个形成。17.如权利要求15所述的方法,其特征在于,所述源极和漏极用由多个稀土硅化物构成的组中的一个形成。18.如权利要求15所述的方法,其特征在于,所述绝缘层用由多个金属氧化物构成的组中的一个形成。19.如权利要求15所述的方法,其特征在于,所述绝缘层用一种氮氧化物堆形成。20.如权利要求15所述的方法,其特征在于,所述肖特基接触或类肖特基区域至少在与沟道相邻的区域中形成。21.如权利要求15所述的方法,其特征在于,所述至少源极和漏极中一电极和半导体衬底之间的全部界面和半导体衬底形成肖特基接触或类肖特基区域。22.如权利要求15所述的方法,其特征在于,所述绝缘层包括一个以上的层。23.如权利要求15所述的方法,其特征在于,掺杂剂被引入沟道区域。24.一种制造用于调节电流的器件的方法,该方法包括提供半导体衬底;提供和该半导体衬底相接触的电绝缘层,该绝缘层具有大于15的介电常数;提供和该绝缘层的至少一部分相接触的一栅极;和提供和该半导体衬底相接触并靠近该栅极的一源极和一漏极,其中至少源极和漏极中一电极和半导体衬底形成肖特基接触或类肖特基区域。25.如权利要求24所述的方法,其特征在于,所述源极和漏极用由硅化铂,硅化钯和硅化铱构成的组中的一个形成。26.如权利要求24所述的方法,其特征在于,所述源极和漏极用由多个稀土硅化物构成的组中的一个形成。27.如权利要求24所述的方法,其特征在于,所述绝缘层用由多个金属氧化物构成的组中的一个形成。28.如权利要求24所述的方法,其特征在于,所述绝缘层用一种氮氧化物堆形成。29.如权利要求24所述的方法,其特征在于,所述肖特基接触或类肖特基区域至少在与沟道相邻的区域中形成。30.如权利要求24所述的方法,其特征在于,所述至少源极和漏极中一电极和半导体衬底之间的全部界面和半导体衬底形成肖特基接触或类肖特基区域。31.如权利要求24所述的方法,其特征在于,掺杂剂被引入沟道区域。32.如权利要求24所述的方法,其特征在于,所述绝缘层包括一个以上的层。33.一种制造用于调节电流的器件的方法,其特征在于,所述法包括提供半导体衬底;提供和该半导体衬底相接触的电绝缘层,该绝缘层具有大于4.0的介电常数;提供和该绝缘层的至少一部分相接触的一栅极;在靠近栅极的一个或多个区域暴露半导体衬底;在暴露的半导体衬底的至少一部分上提供一金属薄膜;和将该金属和暴露的半导体衬底反应,使得在半导体衬底上形成肖特基或类肖特基源极和漏极。34.如权利要求33所述的方法,其特征在于,所述栅极通过以下步骤提供在绝缘层上淀积一个导电薄膜;对该导电薄膜的加图形并刻蚀以形成栅极;和在该栅极的一个或多个侧壁上形成一层或多层薄绝缘层。35.如权利要求33所述的方法,其特性在于,所述方法进一步包括去除在反应过程中未进行反应的金属。36.如权利要求33所述的方法,其特征在于,所述反应包括热退火。37.如权利要求33所述的方法,其特征在于,所述源极和漏极用由硅化铂,硅化钯和硅化铱构成的组中的一个形成。38.如权利要求33所述的方法,其特征在于,所述源极和漏极用由多个稀土硅化物构成的组中的一个形成。39.如权利要求33所述的方法,其特征在于,所述绝缘层用由多个金属氧化物构成的组中的一个形成。40.如权利要求33所述的方法,其特征在于,所述绝缘层用一种氮氧化物堆形成。41.如权利要求33所述的方法,其特征在于,所述肖特基接触或类肖特基区域至少在与沟道相邻的区域中形成。42.如权利要求33所述的方法,其特征在于,所述至少源极和漏极中一电极和半导体衬底之间的全部界面和半导体衬底形成肖特基接触或类肖特基区域。43.如权利要求33所述的方法,其特征在于,掺杂剂被引入沟道区域。44.一种制造用于调节电流的器件的方法,该方法包括提供半导体衬底;提供和该半导体衬底相接触的电绝缘层,该绝缘层具有大于7.6的介电常数;提供和该绝缘层的至少一部分相接触的一栅极;在靠近栅极的一个或多个区域暴露半导体衬底;在暴露的半导体衬底的至少一部分上提供一金属薄膜;和将该金属和暴露的半导体衬底反应,使得在半导体衬底上形成肖特基或类肖特基源极和漏极。45.如权利要求44所述的方法,其特征在于,所述栅极通过以下步骤提供在绝缘层上淀积一个导电薄膜;对该导电薄膜加图形并...

【专利技术属性】
技术研发人员:JP斯尼德尔JM拉森
申请(专利权)人:斯平内克半导体股份有限公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1