用于减小的晶体管漏泄电流的栅极倒圆制造技术

技术编号:10324715 阅读:212 留言:0更新日期:2014-08-14 11:34
栅极倒圆制造技术可被实现以增大晶体管的有效沟道长度并且因此减小与晶体管相关联的漏泄电流和静态功耗。晶体管包括衬底区域,该衬底区域包括源极区域和漏极区域。晶体管还可包括栅极区域,该栅极区域包括主栅极部分、一个或多个栅极尖端、以及一个或多个相应的栅极倒圆部分。这一个或多个栅极尖端中的每一个栅极尖端是在沿主栅极部分的侧面的合适位置处形成的。在制造期间,主栅极区域与每一个栅极尖端之间的结呈现圆形以形成相应的栅极倒圆区域。这些栅极倒圆区域增大栅极区域的平均长度和晶体管的有效沟道长度。

【技术实现步骤摘要】
【国外来华专利技术】用于减小的晶体管漏泄电流的栅极倒圆
技术介绍
本专利技术主题内容的诸实施例一般涉及半导体制造领域,尤其涉及用于减小的晶体管漏泄电流的栅极倒圆(rounding)。金属氧化物半导体场效应晶体管(MOSFET)通常与漏泄电流相关联。理想地,当MOSFET被偏置成处于截止状态时(例如,当在MOSFET的栅极端子与源极端子之间不施加偏置电压时),该MOSFET不导电。然而,实际上,由于MOSFET的源极区域与漏极区域之间经由衬底(其上实现有该源极区域和漏极区域)的反向偏置漏泄,MOSFET会生成漏泄电流。该漏泄电流可能使MOSFET耗散功率(“静态功率”)。在一些实例中,静态功耗可以占包括MOSFET的集成电路的总功耗的30%。静态功耗可能生成不想要的热并且可能汲取功率(尤其是在由电池供电的便携式电子设备中)。概述在一些实施例中,一种晶体管包括衬底区域,该衬底区域包括源极区域和漏极区域。晶体管还包括栅极区域,该栅极区域包括主栅极部分、一个或多个栅极尖端、以及一个或多个相应的栅极倒圆部分。该一个或多个栅极尖端中的每一个栅极尖端是在主栅极部分的一个末端处形成的。对于该一个或多个栅极尖端中的每一个栅本文档来自技高网...

【技术保护点】
一种晶体管,包括:衬底区域,所述衬底区域包括源极区域和漏极区域;以及栅极区域,所述栅极区域包括主栅极部分、一个或多个栅极尖端、和一个或多个相应的栅极倒圆部分,其中所述一个或多个栅极尖端中的每一个栅极尖端是在所述主栅极部分的末端处形成的,并且其中对于所述一个或多个栅极尖端中的每一个栅极尖端,在该栅极尖端与所述主栅极部分之间的结处形成相应的栅极倒圆部分。

【技术特征摘要】
【国外来华专利技术】1.一种晶体管,包括: 衬底区域,所述衬底区域包括源极区域和漏极区域;以及 栅极区域,所述栅极区域包括主栅极部分、一个或多个栅极尖端、和一个或多个相应的栅极倒圆部分,其中所述一个或多个栅极尖端中的每一个栅极尖端是在所述主栅极部分的末端处形成的,并且其中对于所述一个或多个栅极尖端中的每一个栅极尖端,在该栅极尖端与所述主栅极部分之间的结处形成相应的栅极倒圆部分。2.如权利要求1所述的晶体管,其特征在于, 所述栅极区域是多晶硅栅极区域,所述多晶硅栅极区域包括多晶硅主栅极部分、一个或多个多晶硅栅极尖端、以及一个或多个相应的多晶硅栅极倒圆部分。3.如权利要求1所述的晶体管,其特征在于,所述主栅极部分包括第一末端和第二末端,其中所述一个或多个栅极尖端中的每一个栅极尖端是在所述主栅极部分的所述末端中的一个末端处形成的,并且所述一个或多个栅极尖端中的每一个栅极尖端基本上具有预定的长度且是在基本上离所述衬底区域预定的距离处形成的。4.如权利要求3所述的晶体管,其特征在于,所述预定的长度和所述预定的距离是至少部分地基于以下至少一者来确定的:栅极区域制造工艺、包括所述晶体管的集成电路的几何设计布局、与所述晶体管相关联的最小特征大小、以及与所述集成电路相关联的一个或多个设计规则。5.如权利要求1所述的晶体管,其特征在于,所述主栅极部分包括第一末端和第二末端,其中所述一个或多 个栅极尖端中的每一个栅极尖端是在所述主栅极部分的所述末端中的一个末端处形成的,其中所述一个或多个栅极尖端中的每一个栅极尖端基本上与所述衬底区域平行。6.如权利要求1所述的晶体管,其特征在于,所述主栅极部分包括所述主栅极部分的在所述衬底区域上方形成的一部分、第一末端和第二末端,其中所述第一末端和所述第二末端被形成为基本上与所述衬底区域垂直,其中所述一个或多个栅极尖端是在所述末端中的一个末端处形成的并且基本上与所述衬底区域平行,并且其中所述所述栅极区域是在栅极氧化物部分上形成的,所述栅极氧化物部分是在所述衬底区域上形成的。7.如权利要求1所述的晶体管,其特征在于,进一步包括在所述衬底区域与所述栅极区域之间形成的栅极氧化物部分。8.如权利要求1所述的晶体管,其特征在于,所述主栅极部分包括第一末端和第二末端,其中所述一个或多个栅极尖端包括第一栅极尖端,并且其中所述第一栅极尖端是在所述主栅极部分的所述第一末端处形成的。9.如权利要求1所述的晶体管,其特征在于,所述主栅极部分包括第一末端和第二末端,其中所述一个或多个栅极尖端包括第一栅极尖端和第二栅极尖端,并且其中 所述第一栅极尖端和所述第二栅极尖端是在所述主栅极部分的所述第一末端处形成的,或者 所述第一栅极尖端是在所述主栅极部分的所述第一末端处形成的,并且所述第二栅极尖端是在所述主栅极部分的所述第二末端处形成的。10.如权利要求1所述的晶体管,其特征在于,所述主栅极部分包括第一末端和第二末端,其中所述一个或多个栅极尖端包括第一栅极尖端、第二栅极尖端和第三栅极尖端,其中所述第一栅极尖端和所述第二栅极尖端是在所述主栅极部分的所述第一末端处形成的,并且所述第三栅极尖端是在所述主栅极部分的所述第二末端处形成的。11.如权利要求1所述的晶体管,其特征在于,所述主栅极部分包括第一末端和第二末端,其中所述一个或多个栅极尖端包括第一栅极尖端、第二栅极尖端、第三栅极尖端和第四栅极尖端,其中所述第一栅极尖端和所述第二栅极尖端是在所述主栅极部分的所述第一末端处形成的,并且所述第三栅极尖端和所述第四栅极尖端是在所述主栅极部分的所述第二末端处形成的。12.如权利要求1所述的晶体管,其特征在于,对于所述一个或多个栅极尖端中的每一个栅极尖端,该栅极尖端与所述主栅极部分之间的栅极倒圆区域跨所述衬底区域的一部分延伸,从而增大与所述晶体管相关联的有效沟道长度。13.如权利要求12所述的晶体管,其特征在于,与所述晶体管相关联的所述有效沟道长度是与所述晶体管相关联的平均栅极长度,其中所述平均栅极长度是至少部分地基于第一栅极长度和第二栅极长度来计算的,所述第一栅极长度与所述衬底区域的被所述一个或多个栅极倒圆部分覆盖的第一部分相关联,所述第二栅极长度与所述衬底区域的不被所述一个或多个栅极倒圆部分覆盖的第二部分相关联。14.如权利要求1所述的晶体管,其特征在于,对于所述一个或多个栅极尖端中的每一个栅极尖端, 该栅极尖端的长度的增大会增大与所述晶体管相关联的有效沟道长度,以及 该栅极尖端与所述衬底区域之间的距离的减小会增大与所述晶体管相关联的所述有效沟道长度。15.如权利要求1所述的晶体管,其特征在于,所述晶体管是金属氧化物半导体场效应晶体管(MOSFET)。16.一种金属氧化物半导体场效应晶体管(MOSFET),包括: 衬底区域,所述衬底区域包括源极区域和漏极区域;以及 栅极区域,所述栅极区域包括主栅极部分、一个或多个栅极尖端、和一个或多个相应的栅极倒圆部分,所述主栅极部分包括第一末端和第二末端,其中所述一个或多个栅极尖端中的每一个栅极尖端是在所述主栅极部分的所述末端中的一个末端处形成的...

【专利技术属性】
技术研发人员:蔡燕飞李骥
申请(专利权)人:高通股份有限公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1