集成电路熔断器和制造方法技术

一种集成电路熔断器，包括：衬底中的Ｐ－型和Ｎ－型区，该Ｐ－型和Ｎ－型区在结处邻接；Ｐ型和Ｎ型结上的导电层；以及对导电层的电路连接，用于响应于熔断器编程信号来施加充分的电能以在结处使导电层开路。也提供一种用于制造集成电路熔断器的方法。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路制造，并且更具体地涉及集成电路熔断器以及用于制造集成电路熔断器的方法。
技术介绍
很多集成电路设计包括大的片上存储器阵列。一个实例是数字信号处理器。为了提高产率，存储器阵列可以制造有冗余的行和列以允许在制造之后修理。单个位故障可以通过更换包含该故障的列或行而修理。修理可以通过使用集成电路熔断器而完成，集成电路熔断器禁止有缺陷的列或行，以及使能存储器阵列的备用列或行。集成电路熔断器也可以用于编程芯片的各种特征，如芯片ID和/或电路参数。模拟集成电路的熔断器修整(trimming)例如描述于1995年1月24日授予Moyal等人的美国专利号5,384,727以及1995年5月2日授予Moyal等人的美国专利号5,412,594中。芯片可以包括多个集成电路熔断器。这样的集成电路熔断器应当具有极小尺度，应该可靠地烧断并且应该具有两个截然不同的逻辑状态。在一个现有技术手段中，通过使用激光能量以中断金属连续性来对金属熔断器编程。芯片修理的成本经常是总制造成本的10％，但是由于不采用修理时大的产量损失，此成本被确定为是可接受的。在另一现有技术手段中，熔断器包括具有金属表面层的多晶硅链。当熔断器待被编程时，电流通过金属层，导致金属迁移和热破坏。电阻典型地从2欧姆每平方改变到30欧姆每平方，粗略地为数量级的改变。持续施加能量直至非多晶硅热破坏。多晶硅热破坏所需要的附加能量相当大。另外，开路状况中的电阻是在10K欧姆范围中。因此，熔断器不是完全开路的。另外，电阻可以随时间而减小。多晶硅熔断器例如在1999年10月26日授予Boyd等人的美国专利号5,973,977中描述，以及由D.Anand等人在“An On-Chip Self-Repair Calculation and Fusing Methodology，”IEEEDesign & Test of Computers，2003年9-10月，67-75页中描述。所有现有技术的集成电路熔断器具有一个或多个缺点。因此，需要改进的集成电路熔断器以及制造集成电路熔断器的方法。
技术实现思路
根据本专利技术的第一方面，提供一种集成电路熔断器。该集成电路熔断器包括衬底中的P-型和N-型区，该P-型和N-型区在结处邻接；导电层，在P型和N型结上；以及对导电层的电路连接，用于响应于熔断器编程信号来施加充分的电能以在结处使导电层开路。根据本专利技术的第二方面，提供一种用于制造集成电路熔断器的方法，该方法包括在衬底中形成在结处邻接的P-型和N-型区；在P-型和N-型区上形成导电层；以及将导电层连接到电能源，用于响应于熔断器编程信号来施加充分的电能以在结处使导电层开路。附图说明为了更好地理解本专利技术，对附图进行参考，其通过引用结合在此并且其中图1是根据本专利技术第一实施例的集成电路熔断器的简化横截面图；图2是图1的集成电路熔断器的顶视图； 图3是说明图1和2的集成电路熔断器的等效电路的示意图；图4是根据本专利技术第二实施例的集成电路熔断器的顶视图；以及图5是图4的集成电路熔断器的横截面图。具体实施例方式根据本专利技术第一实施例的集成电路熔断器在图1和2中示出。图1是横截面图，以及图2是顶视图。N-阱10形成在P-型衬底12中。P-型区20和N-型区22形成在N-阱10中。P-型区20和N-型区22在结24处邻接。P-型区20和N-型区22，也分别称为P-型扩散和N-型扩散，可以通过适当掺杂离子的离子植入以及后续的退火而形成，用于产生掺杂离子的扩散以形成半导体二极管。导电层30形成在P-型区20和N-型区22上，以及特别地覆盖结24。导电层30可以是金属或金属硅化物，如根据自对准硅化物工艺形成的金属硅化物。P-型区20上的导电层30通过接触32连接到金属互连线34。N-型区22上的导电层30通过接触36连接到金属互连线38。金属互连线34和38可以是由绝缘层40从衬底12分开的图案化金属层的部分。在实际的实践中，金属互连线34可以通过多个接触32连接到导电层30，并且金属互连线38可以通过多个接触36连接到导电层30以增加电流承载能力。如图2中所示，P-型区20可以包括相对大面积的接触部分20a以及相对窄的结部分20b。类似地，N-型区22可以包括相对大面积的接触部分22a以及相对窄的结部分22b。结部分20b和22b在结24处邻接而且限定结24的宽度W。根据自对准硅化物工艺，金属硅化物形成在P-型区20和N-型区22上，并且不形成在这些区之外。因此，导电层30(图1)具有接触部分20a以及22a之上相对大的面积，并且在结部分20b和22b之上是相对窄的。此配置允许接触部分20a以及22a之上到导电层30的多个接触。另外，导电层30在结24相对窄，以当编程熔断器时有助于导电层30的破坏，如下所述。当电流通过导电层30时，电流密度在结24上的窄部分中是最大的，从而倾向于破坏结24上的导电层30。图1和2的集成电路熔断器的等效电路在图3中示出。电阻器60和62分别代表P-型区20和N-型区22上导电层30的电阻。可变电阻器64代表结24上导电层30的电阻。二极管70对应于P-型区20和N-型区22之间结24处的二极管。电阻器72和74分别代表P-型区20和N-型区22的体电阻。如图3中进一步示出的，电阻器62和74可以连接到供给电压Vdd，以及电阻器60和72可以连接到晶体管开关80。响应于熔断器编程信号，晶体管开关80可以将电阻器60和72连接到参考电压如地。再次参见图1，供给电压Vdd可以连接到金属互连线38，并且晶体管开关80可以连接到金属互连线34。使用中，图1-3的集成电路熔断器以闭合的状态来制造，并且可被不可逆地编程到开路状态。在闭合状态中，电流从金属互连线38通过导电层30流到金属互连线34。在开路状态中，当二极管70反向偏置时，熔断器具有金属互连线38与金属互连线34之间的高电阻。图1-3的熔断器通过使足以导致金属迁移和破坏的电流通过导电层30来编程。这可以通过施加熔断器编程信号到晶体管开关80来实现，其从而将导电层30和P-型区20连接到地使得电流通过导电层30。因为导电层30在结24上相对窄，如图2中所示，金属在结24上破坏。这使充当具有高电阻的反向偏置二极管70(图3)的P-型区20和N-型区22典型地处于100k欧姆的范围。现在描述根据本专利技术实施例的集成电路熔断器的实例。P-型区20可以通过使用范围从1015到1020原子每立方厘米(cm)剂量的杂质原子的植入而形成。N-型区22可以通过使用范围从1015到1020原子每立方厘米剂量的杂质原子的植入而形成。P-型区20和N-型区22可以具有200埃等级的深度，并且结24的宽度W可以是在0.1-0.5微米(μm)的范围中。导电层30可以是具有10-100埃厚度范围的钨。用于导电层30的其他适合材料包括钛、铂以及钯。将理解这些参数仅通过实例方式给出并且不作为对本专利技术范围的限制。本专利技术的任选特征在图1中示出。热屏蔽50可以定位在结24上。热屏蔽可以是金属层，如例如集成电路的金属互连层的图案化区域。屏蔽50帮助将热包含在熔断器的局部区中，以促进较低能量处的破坏。屏蔽50也用于保护集成电路的上级免遭该破本文档来自技高网...

【技术保护点】
一种集成电路熔断器，包括：衬底中的Ｐ－型和Ｎ－型区，所述Ｐ－型和Ｎ－型区在结处邻接；导电层，在所述Ｐ型和Ｎ型结上；以及对所述导电层的电路连接，用于响应于熔断器编程信号来施加充分的电能以在所述结处使导电层开路。

【技术特征摘要】
【国外来华专利技术】US 2003-12-17 60/530,1461.一种集成电路熔断器，包括衬底中的P-型和N-型区，所述P-型和N-型区在结处邻接；导电层，在所述P型和N型结上；以及对所述导电层的电路连接，用于响应于熔断器编程信号来施加充分的电能以在所述结处使导电层开路。2.如权利要求1所述的集成电路熔断器，其中所述P-型和N-型区分别包括P-型和N-型扩散。3.如权利要求1所述的集成电路熔断器，其中所述P-型和N-型区形成在所述衬底中的N-阱中。4.如权利要求1所述的集成电路熔断器，其中所述导电层包括硅化物层。5.如权利要求1所述的集成电路熔断器，其中所述导电层包括金属。6.如权利要求1所述的集成电路熔断器，其中所述导电层包括钨。7.如权利要求1所述的集成电路熔断器，其中所述导电层成形为使得在施加电能时在所述结处开路。8.如权利要求1所述的集成电路熔断器，其中所述结具有约0.5微米或更小的宽度。9.如权利要求1所述的集成电路熔断器，其中所述电路连接包括对集成电路供给电压的连接。10.如权利要求1所述的集成电路熔断器，其中所述电路连接包括对所述结的相对侧上所述导电层的电连接。11.如权利要求1所述的集成电路熔断器，还包括所述结上的屏蔽。12.一种用于制造集成电路熔断器的方法，包括在衬底中形成在结处邻接的P-型和N-型区；在所述P-型和N-型区上形成导电层；以及将导电层连接到电能源，用于响应于熔断器编程信号来施加充分的电能以在所述结处使导电层开路。13.如权利要求12所述的方法，其中形成P-型和N-型...

【专利技术属性】
技术研发人员：约翰M扬，
申请(专利权)人：模拟装置公司，
类型：发明
国别省市：US[美国]