静电放电保护设备及其制造方法技术

提供了一种ＥＳＤ保护设备及其制造方法。该ＥＳＤ保护设备包括第一和第二器件隔离层、第一和第二高浓度第二导电类型杂质区、高浓度第一导电类型杂质区、以及低浓度第一导电类型杂质区。在第一导电类型的半导体衬底上的场区中形成该第一和第二器件隔离层。第一和第二高浓度第二导电类型杂质区形成在第一导电类型半导体衬底上。高浓度第一导电类型杂质区形成在位于第二高浓度第二导电类型杂质区的一侧上的部分第一半导体衬底上。低浓度第一导电类型杂质区形成在位于第一高浓度第二导电类型杂质区的下部的部分半导体衬底中。

【技术实现步骤摘要】

本专利技术涉及静电放电(ESD)保护设备及其制造方法。
技术介绍
通常，当由于摩擦和感应而带有静电的用户接触电子元件时发生ESD。同样，集成电路(IC)，特别是包括金属氧化物半导体(MOS)晶体管的IC易受ESD的损坏。ESD电荷可传输到输入/输出焊盘、电源引脚或其他IC焊盘，导致对半导体结、介质、互连部件或IC的元件的致命损坏。对于在尺寸上减小而在集成度上提高的现有技术半导体器件，ESD保护设备用于保护对ESD敏感的组件。这里，ESD保护设备使用栅接地的NMOS(GGNMOS)，其使用MOS晶体管的横向寄生双极特性。即，具有GGNMOS结构的现有技术ESD保护设备用于使用MOS晶体管的横向寄生双极特性来旁路静电。具有GGNMOS结构的现有技术ESD保护设备对于对漏电流不敏感的数字输入/输出(I/O)器件而言相当高效。然而，由于这种具有GGNMOS结构的ESD保护设备具有高的漏电流，在ESD保护设备用于对于漏电流相对敏感的模拟I/O设备的情况下，在电路设计中不期望地产生了许多限制。特别地，由于器件的尺寸变得越来越小，GGNMOS结构具有更高的漏电流，由于栅绝缘层的厚度的减小、P型本文档来自技高网...

【技术保护点】
一种ＥＳＤ（静电放电）保护设备，包括：第一和第二器件隔离层，在第一导电类型半导体衬底上的场区中形成；第一高浓度第二导电类型杂质区和第二高浓度第二导电类型杂质区，由第一器件隔离层所隔离，并形成在第一导电类型半导体衬底中；　 　高浓度第一导电类型杂质区，由第二器件隔离层所隔离，并形成在位于第二高浓度第二导电类型杂质区的一侧上的部分第一半导体衬底上；以及低浓度第一导电类型杂质区，形成在位于第一高浓度第二导电类型杂质区的下部的部分半导体衬底中，以降低击穿电压 。

【技术特征摘要】
KR 2005-8-11 10-2005-00737651.一种ESD(静电放电)保护设备，包括第一和第二器件隔离层，在第一导电类型半导体衬底上的场区中形成；第一高浓度第二导电类型杂质区和第二高浓度第二导电类型杂质区，由第一器件隔离层所隔离，并形成在第一导电类型半导体衬底中；高浓度第一导电类型杂质区，由第二器件隔离层所隔离，并形成在位于第二高浓度第二导电类型杂质区的一侧上的部分第一半导体衬底上；以及低浓度第一导电类型杂质区，形成在位于第一高浓度第二导电类型杂质区的下部的部分半导体衬底中，以降低击穿电压。2.如权利要求1的ESD保护设备，还包括硅化物层，形成在第一高浓度第二导电类型杂质区、第二高浓度第二导电类型杂质区以及高浓度第一导电类型杂质区的表面上；层间绝缘层，具有硅化物层中的接触孔并形成在衬底的整个表面上；接触插塞，形成在接触孔中；以及金属线，形成为连接到接触插塞。3.如权利要求1的ESD保护设备，其中低浓度第一导电类型杂质区具有比第一导电类型半导体衬底高的浓度。4.如权利要求1的ESD保护设备，其中低浓度第一导电类型杂质区具有比第一高浓度第二导电类型杂质区和第二高浓度第二导电类型杂质区低的浓度。5.如权利要求1的ESD保护设备，其中低浓度第一导电类型杂质区具有1×1017-1×1019原子/cm3的浓度。6.如权利要求1的ESD保护设备，其中第一高浓度第二导电类型杂质区和第二高浓度第二导电类型杂质区具有1×1020-1×1022原子/cm3的浓度。7.如权利要求1的ESD保护设备，其中第一导电类型半导体衬底具有1×1016-1×1017原子/cm3的浓度。8.如权利要求1的ESD保护设备，其中ESD保护设备包括场晶体管。9.如权利要求1的ESD保护设备，其中第一高浓度第二导电类型杂质区是漏区，以及第二高浓度第二导电类型杂质区是源区。10.一种制造ESD保护设备的方法，该方法包括在第一导电类型半导体衬底的场区中形成第一器件隔离层和第二器件隔离层；在第一导电类型半导体衬底中形成第一...

【专利技术属性】
技术研发人员：金山弘，
申请(专利权)人：东部电子有限公司，
类型：发明
国别省市：KR[韩国]