【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及集成电路，尤其涉及EEPROM存储器件。
技术介绍
存储器件通常作为内部存储区设置在计算机中。术语存储器标识以集成电路芯片方式实现的数据存储。在现代电子仪器中使用了一些不同类型的存储器，一种通用类型是RAM(随机存取存储器)。从特性上看，发现在计算机环境中RAM被用作主存储器。RAM指读写存储器，即，可向RAM中写入数据，也可从RAM中读出数据。这与只允许读取数据的只读存储器(ROM)相反。大多数RAM是易失性的，这意味着它需要稳定的电流来保持其内容。一旦切断电源，RAM中的任何数据都会丢失。计算机几乎总是包含保存用于启动计算机的指令的少量ROM。与RAM不同，ROM不能被写入。EEPROM(电可擦除只读存储器)是一种特定类型的、可通过暴露于电荷来擦除之的非易失性ROM。EEPROM包括大量具有电隔离栅(浮动栅)的存储单元。数据以浮动栅极上的电荷的形式存储在存储单元中。电荷分别通过专用编程和擦除操作来传输到浮动栅极、或从中去除。另一种非易失性存储器是闪速存储器(闪存)。闪存是通常一次多块而非一次一个字节地擦除和重新编程的一种EEPROM。典型的闪存包括含有大量存储单元的存储器阵列。各存储单元包括可保存电荷的浮动栅极场效应晶体管。单元中的数据根据浮动栅极中存在或不存在电荷来确定。这些单元通常被分组成称为“擦除块”的片段。闪存阵列的存储单元通常排列成“NOR”架构(各单元直接耦合到位线)或“NAND”架构(多个单元耦合成单元串，从而各个单元间接地耦合到位线，并且需要激活该串中的其它单元来访问)。可通过充电浮动栅极而在随机基础上电编程擦除块...
【技术保护点】
一种存储器件，其特征在于，包括：ＮＯＲ架构的ＮＲＯＭ存储阵列，在具有多个支柱和相关联的居间沟槽的衬底上形成；以及多个存储单元结构，各个存储单元结构包括：ＮＲＯＭ存储单元，其中所述ＮＲＯＭ存储单元垂直地形成于沟槽的第一 侧壁上；以及选择栅，其中所述选择栅形成于所述沟槽的第二侧壁上，并且其中所述选择栅通过在所述沟槽的底部上形成的第一源／漏区耦合到所述ＮＲＯＭ存储单元。
【技术特征摘要】
【国外来华专利技术】US 2004-2-24 10/785,3101.一种存储器件，其特征在于，包括NOR架构的NROM存储阵列，在具有多个支柱和相关联的居间沟槽的衬底上形成；以及多个存储单元结构，各个存储单元结构包括NROM存储单元，其中所述NROM存储单元垂直地形成于沟槽的第一侧壁上；以及选择栅，其中所述选择栅形成于所述沟槽的第二侧壁上，并且其中所述选择栅通过在所述沟槽的底部上形成的第一源/漏区耦合到所述NROM存储单元。2.如权利要求1所述的存储器件，其特征在于，还包括多条字线，其中各字线耦合到所述多个存储单元结构的NROM存储单元的一个或多个控制栅；多条选择线，其中各选择线耦合到所述多个存储单元结构的选择栅的一个或多个控制栅；至少一条第一位线，其中所述至少一条第一位线耦合到在所述多个存储单元结构的多个支柱的顶部形成的一个或多个选择栅漏区；以及至少一条第二位线，其中所述至少一条第二位线耦合到在所述多个存储单元结构的多个支柱的顶部形成的一个或多个第二源/漏区；3.如权利要求2所述的存储器件，其特征在于，所述多个存储单元结构形成为行和列，从而各个沟槽包含一单元结构且其中NROM存储单元和各行的各个存储单元结构的选择栅排列成交替方式，使所述行的各个支柱具有在相对侧壁上形成的两个选择栅或两个NROM存储单元。4.一种NROM存储单元结构，其特征在于，包括衬底，包括两个凸起区域，其间限定了一沟槽；NROM存储单元，其中所述NROM存储单元垂直地形成于所述沟槽的第一侧壁；选择栅存储单元，其中所述选择栅存储单元垂直地形成于沟槽的第二个侧壁；以及其中所述NROM存储单元通过所述沟槽底部的源/漏区耦合到所述选择栅。5.如权利要求4所述的NROM存储单元，其特征在于，所述凸起区域是支柱。6.如权利要求4所述的NROM存储单元，其特征在于，还包括字线，其中所述字线耦合到所述NROM存储单元结构的NROM存储单元的控制栅；选择线，其中所述选择线耦合到所述NROM存储单元结构的选择栅的控制栅；第一位线，其中所述第一位线耦合到所述选择栅的漏区；以及第二位线，其中所述第二位线耦合到所述NROM存储单元的源/漏区。7.一种NROM存储单元阵列，其特征在于，包括衬底，包括多个支柱和相关联的居间沟槽；以及多个NROM存储单元结构，各个NROM存储单元包括NROM存储单元，其中所述NROM存储单元垂直地形成于沟槽的第一侧壁上；以及选择栅，其中所述选择栅形成于所述沟槽的第二个侧壁上，且其中所述选择栅通过形成于所述沟槽底部的源/漏区耦合到所述NROM存储单元。8.如权利要求7所述的NROM存储单元，其特征在于，还包括多条字线，其中各字线耦合到所述多个存储单元结构的NROM存储单元的一个或多个控制栅；多条选择线，其中各选择线耦合到所述多个存储单元结构的选择栅的一个或多个控制栅；至少一条第一位线，其中所述至少一条第一位线耦合到在所述多个NROM存储单元结构的多个支柱的顶部形成的一个或多个选择栅漏区；以及至少一条第二位线，其中所述至少一条第二位线耦合到在所述多个NROM存储单元结构的多个支柱的顶部形成的一个或多个NROM存储单元源/漏区。9.如权利要求8所述的NROM存储单元，其特征在于，所述多个存储单元结构形成行和列，从而各个沟槽包含一NROM单元结构，并且其中所述NROM存储单元和各行的各个NROM存储单元结构的选择栅被排列成交替方式，使得所述行的各个支柱具有在相对侧壁上形成的两个选择栅或两个NROM存储单元。10.如权利要求7所述的NROM存储单元，其特征在于，多个NROM存储单元结构被形成为行和列，并且隔离区形成于NROM存储单元结构的相邻行之间。11.如权利要求10所述的NROM存储单元，其特征在于，所述隔离区是氧化物绝缘体。12.如权利要求7所述的NROM存储单元，其特征在于，所述多个NROM存储单元结构形成为行和列，并且每行NROM存储单元结构形成于单独的、在衬底上形成的P-阱隔离区上。13.一种存储器件，其特征在于，包括NOR架构的NROM存储单元阵列，形成于具有多个支柱和相关联的居间沟槽的衬底上；多个NROM存储单元结构，各个NROM存储单元结构包括NROM存储单元，其中所述NROM存储单元垂直地形成于所述沟槽的第一侧壁上；以及选择栅，其中所述选择栅形成于所述沟槽的第二侧壁上，且其中所述选择栅通过在所述沟槽底部形成的源/漏区耦合到所述NROM存储单元。控制电路；行解码器；多条字线，其中各字线耦合到所述多个NROM存储单元结构的NROM存储单元的一个或多个控制栅；多条选择线，其中各选择线耦合到所述多个NROM存储单元结构的选择栅的一个或多个控制栅；至少一条第一位/数据线，其中所述至少一条第一位/数据线耦合到在所述多个NROM存储单元结构的多个支柱的顶部上形成的一个或多个选择栅漏区；至少一条第二位/数据线，其中所述至少一条第二位/数据线耦合到在所述多个NROM存储单元结构的多个支柱的顶部上形成的一个或多个NROM存储单元源/漏区。14.一个系统，其特征在于，包括处理器，耦合到至少一存储器件，其中所述至少一存储器件包括NOR架构的NROM存储单元阵列，形成于具有多个支柱和相关联的居间沟槽的衬底上；以及多个NROM存储单元结构，各个NROM存储单元结构包括NROM存储单元，其中所述NROM存储单元形成于所述沟槽的第一侧壁上；选择栅，其中所述选择栅形成于所述沟槽的第二侧壁上，并且通过在沟槽底部形成的第一源/漏区耦合到所述NROM存储单元。15.一种形成NROM存储单元结构的方法，其特征在于，包括在衬底上形成两个凸起区域，所述凸起区域限定其间相关联的沟槽；在所述沟槽的第一侧壁上形成NROM存储单元；在所述沟槽的第二侧壁上形成选择栅；以及在其间相关联沟槽的底部形成源/漏区。16.如权利要求15所述的方法，其特征在于，在衬底上形成两个凸起区域还包括在衬底上蚀刻沟槽。17.如权利要求15所述的方法，其特征在于，在衬底上形成两个凸起区域还包括在衬底上形成两个支柱。18.如权利要求17所述的方法，其特征在于，在衬底上形成两个支柱还包括在衬底沉积额外的衬底材料以形成两个支柱。19.如权利要求15所述的方法，其特征在于，在其间相关联的沟槽的底部形成源/漏区还包括在形成NROM存储单元和选择栅之前或形成NROM存储单元和选择栅之后，在两个凸起区域的顶部与所述相关联的居间沟槽的底部形成源/漏区。20.如权利要求15所述的方法，其特征在于，其中所述衬底是P-掺杂的。21.如权利要求15所述的方法，其特征在于，在沟槽第一侧壁上形成NROM存储单元，以及在沟槽第二侧壁形成选择栅还包括在所述第一侧壁的表面上形成NROM晶体管栅极绝缘体堆栈，以及在所述第二侧壁的表面上形成选择栅晶体管栅极绝缘堆栈。22.如权利要求21所述的方法，其特征在于，在所述第一侧壁的表面上形成NROM晶体管栅极绝缘体堆栈，以及在所述第二侧壁的表面上形成选择栅晶体管栅极绝缘体堆栈还包括在所述第一侧壁的表面形成隧道绝缘体，在所述隧道绝缘体上形成俘获层，在所述俘获层上形成第一绝缘体作为栅间绝缘体，在所述第一绝缘体上形成第一控制栅，在第二侧壁的表面上形成第二绝缘体，以及在所述第二绝缘体上形成第二控制栅。23.如权利要求21所述的方法，其特征在于，在所述第一侧壁的表面形成NROM晶体管栅极绝缘体堆栈还包括由以下一种形成NROM晶体管栅极绝缘体堆栈氧化物-氮化物-氧化物(ONO)、氧化物-氮化物-氧化铝、氧化物-氧化铝-氧化物、氧化物-碳氧化硅-氧化物、氧化物-Ti、Ta、Hf、Zr、或La的氧化物和氧化物的复合层，以及氧化物-Si、N、Al、Ti、Ta、Hf、Zr、和La的非化学计量氧化物和氧化物的复合层，氧化物-未退火的湿氧化物和氧化物的复合层，氧化物-富硅氧化硅和氧化物的复合层，氧化物-富硅氧化铝和氧化物的复合层，以及氧化物-具有碳化硅纳米微粒的氧化硅和氧化物的复合层。24.如权利要求22所述的方法，其特征在于，在所述第一侧壁的表面上形成隧道绝缘体，在所述隧道绝缘体上形成俘获层，在所述俘获层上形成第一绝缘体作为栅间绝缘体，以及在所述第一绝缘体上形成第一控制栅，在第二侧壁上形成第二绝缘体，以及在所述第二绝缘体上形成第二控制栅，包括首先，在所述第一侧壁的表面上形成隧道绝缘体，然后在俘获层和所述第二侧壁的表面上形成第一和第二绝缘体，在所述第一和第二绝缘体上形成所述第一和第二控制栅，其中各个层沉积在两个凸起区域和沟槽上，并被掩模及直接蚀刻。25.一种形成浮动栅极存储器阵列的方法，其特征在于，包括通过沉积一层掩模材料层、对掩模材料形成图案、并各向异性地蚀刻衬底，形成多个支柱和相关联的居间沟槽；形成多个NROM存储单元结构，各个NROM存储单元结构具有俘获层和耦合的选择栅，其中各个NROM存储单元结构通过以下形成在两个支柱和相关联的居间沟槽上沉积一层隧道绝缘体材料；掩模并各向异性地蚀刻所述隧道绝缘体材料，以在所述沟槽的第一侧壁上形成NROM存储单元的隧道绝缘体；在两个支柱和相关联的居间沟槽上沉积一层俘获层材料；掩模并各向异性地蚀刻所述俘获层材料，以在所述沟槽的第一侧壁上的隧道绝缘体上形成俘获层；在两个支柱和相关联的居间沟槽上沉积一层栅绝缘体材料；掩模并各向异性地蚀刻所述栅绝缘体材料，以在所述沟槽的第一侧壁的俘获层上形成第一栅绝缘体、并在所述沟槽的第二侧壁上形成选择栅的第二栅绝缘体；在两个支柱和相关联的居间沟槽上沉积一层栅材料；掩模并各向异性地蚀刻所述栅材料，以在所述沟槽的第一和第二侧壁上的第一和第二绝缘体上形成第一和第二控制栅；向所述沟槽的底部和两个支柱的顶部扩散掺杂材料，以形成所述选择栅和NROM存储单元的源/漏区。26.如权利要求25所述的方法，其特征在于，还包括将所述多个NROM存储单元结构形成为多个行；通过在NROM存储单元结构的相邻行之间沉积氧化物，在所述相邻行之间形成隔离区。27.一种形成NROM存储器阵列的方法，其特征在于，包括在衬底上形成多个支柱和相关联的居间沟槽；形成多个NROM存储单元结构，各个NROM存储单元结构通过以下形成在沟槽的第一侧壁上形成NROM存储单元结构；在所述沟槽的第二侧壁上形成选择栅；在所述沟槽的底部形成源/漏区。28.如权利要求27所述的方法，其特征在于，所述衬底是P-掺杂的。29.如权利要求27所述的方法，其特征在于，还包括将所述多个NROM存储单元结构形成为多个行；以及在各行NROM存储单元结构下形成P-阱隔离区。30.如权利要求27所述的方法，其特征在于，还包括将所述多个NROM存储单元结构形成为多个行；以及在NROM存储单元结构的相邻行之间形成隔离区。31.如权利要求30所述的方法，其特征在于，在垂直NOR架构的NROM存储单元结构的相邻行之间形成隔离区还包括形成氧化物绝缘体的隔离区。32.如权利要求30所述的方法，其特征在于，还包括跨越NROM存储单元结构的相邻行之间的隔离区形成多条字线，其中各字线耦合到各行NROM存储单元结构的单个NROM存储单元的控制栅。33.如权利要求30所述的方法，其特征在于，还包括跨越NROM存储单元结构的相邻行之间的隔离区形成多条选择线，其中各选择线耦合到各行NROM存储单元结构的单个选择栅的控制栅。34.如权利要求27所述的方法，其特征在于，在所述沟槽的第一侧壁上形成NROM存储单元结构，以及在所述沟槽的第二侧壁上形成选择栅还包括在所述第一侧壁的表面上形成NROM晶体管栅极绝缘体堆栈，以及在所述第二侧壁的表面上形成选择栅晶体管栅极绝缘体堆栈。35.如权利要求34所述的方法，其特征在于，在所述第一侧壁的表面上形成NROM晶体管栅极绝缘体堆栈还包括由以下之一形成NROM晶体管栅极绝缘体堆栈氧化物-氮化物-氧化物(ONO)、氧化物-氮化物-氧化铝、氧化物-氧化铝-氧化物、氧化物-碳氧化硅-氧化物、氧化物-Ti、Ta、Hf、Zr、或La的氧化物和氧化物的复合层，氧化物-Si、N、A1、Ti、Ta、Hf、Zr、和La的非化学计量氧化物和氧化物的复合层，氧化物-未退火的湿氧化物和氧化物的复合层，氧化物-富硅氧化物和氧化物的复合层，氧化物-富硅氧化铝和氧化物的复合层，以及氧化物-具有碳化硅纳米微粒的氧化硅和氧化物的复合层。36.如权利要求34所述的方法，其特征在于，在所述第一侧壁的表面上形成NROM晶体管栅极绝缘体堆栈，以及在所述第二侧壁的表面上形成选择栅晶体管栅极绝缘体堆栈，还包括在所述第一侧壁的表面上形成隧道绝缘体，在所述隧道绝缘体上形成俘获层，在所述俘获层上形成第一绝缘体作为栅间绝缘体，在所述第一绝缘体上形成第一控制栅，在第二侧壁的表面上形成第二绝缘体，以及在所述第二绝缘体上形成第二控制栅。37.如权利要求36所述的方法，其特征在于，在所述第一侧壁的表面上形成隧道绝缘体，在所述隧道绝缘体上形成俘获层，在所述俘获层上形成第一绝缘体作为栅间绝缘体，在所述第一绝缘体上形成第一控制栅，在所述第二侧壁的表面上形成第二绝缘体，以及在所述第二绝缘体上形成第二控制栅，还包括首先，在所述第一侧壁的表面形成隧道绝缘体并在所述隧道绝缘体上形成俘获层，然后在所述俘获层和第二侧壁的表面上形成第一和第二绝缘体，在所述第一和第二绝缘体上形成第一和第二控制栅，其中各个层沉积在所述沟槽上，掩模，以及在组合层上直接蚀刻来生成NROM和选择栅栅极绝缘体堆栈。38.如权利要求27所述的方法，其特征在于，还包括至少一条第一位/数据线，其中所述至少一条第一位/数据线耦合到在所述多个NROM存储单元结构的多个支柱的顶部上形成的一个或多个选择栅漏区；至少一条第二位/数据线，其中所述至少一条第二位/数据线耦合到在所述多个NROM存储单元结构的多个支柱的顶部上形成的一个或多个...
【专利技术属性】
技术研发人员：L弗尔伯斯，
申请(专利权)人：微米技术股份有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。