半导体衬底的制造方法技术

技术编号:3187493 阅读:163 留言:0更新日期:2012-04-11 18:40
在具有外延膜的沟渠的开口处抑制封闭并由此改善沟渠中的填充形态。一种半导体衬底的制造方法包括在硅衬底13的表面上生长外延层11的步骤,在该外延层11中形成沟渠14的步骤,和用外延膜12填充沟渠14的内部的步骤,其中在用外延膜填充沟渠的内部中流通作为材料气体的通过将类卤基混合入硅源气体制造的混合气体,当类卤基气体的标准流速定义为Xslm和将通过流通硅源气体形成的外延膜的薄膜形成速度定义为Yμm/min时,在当沟渠的纵横比小于10的情况下,满足表达式Y<0.2X+0.10,在沟渠的纵横比在10和小于20之间的情况下,满足表达式Y<0.2X+0.05,在沟渠的纵横比是20或者更大的情况下,满足表达式Y<0.2X。

【技术实现步骤摘要】

本专利技术涉及一种制造半导体衬底的方法,其中在沟渠的内部生长外延膜,从而沟渠的内部充满外延膜。
技术介绍
在现有技术中,在制造半导体衬底的方法中,已经提出了一种制造方法,其中在沟渠中填充外延膜,从而形成高纵横比的扩散层(例如,参考专利文献1)。另外,在当在垂直型MOS晶体管中时的情况下,将漂移范围做成特大的结结构(P/N柱状结构),已经提出了其中在沟渠中填充外延膜从而形成扩散层的(例如,参考专利文献2)。专利文献1日本已审查专利申请公告No.3485081 专利文献2日本未审查专利申请公开No.2003-124464 然而,当在填充在沟渠中的外延膜中产生空隙时,存在在空隙的上面的部分中出现击穿并且耐压下降的问题。因而,在填充的外延膜中产生空隙会使元件性能恶化。实质上,它引起上述特大结结构(P/N柱状结构)的耐压衰退,或者伴随着产生空隙的晶体缺陷的产生耐压结泄漏量衰退,或者抗蚀剂留在工艺过程中导致污染的沟渠中的空隙的部分中。
技术实现思路
因此,本专利技术的目的是提供,该方法可以在具有外延膜的沟渠的开口处抑制封闭并改善沟渠中的填充形态。根据权利要求1的专利技术提供一种,该方法包括在硅衬底13的表面上生长外延层11的步骤,在该外延层11中形成沟渠14的步骤,和使材料气体流通并从而在沟渠14的内部生长外延膜12和用外延膜12填充沟渠14的内部的步骤,如附图说明图1所示。本专利技术特征在于形成在外延层11中的沟渠14的纵横比小于10,至少在用外延膜12填充沟渠14的内部的最后步骤中使作为材料气体的通过将类卤基气体混合入硅源气体中而形成的混合气体流通,当将类卤基气体的标准流速定义为Xslm,通过硅源气体的流通而形成的外延膜12的薄膜形成速度定义为Yμm/min时,满足下列表达式(1)。Y<0.2X+0.10 ……(1) 根据权利要求2的专利技术提供一种,该方法包括在硅衬底13的表面上生长外延层11的步骤,在外延层11中形成沟渠14的步骤,和使材料气体流通从而在沟渠14的内部生长外延膜12和用外延膜12填充沟渠14的内部的步骤 本专利技术特征在于形成在外延层11中的沟渠14的纵横比在10和小于20之间,至少在用外延膜12填充沟渠14的内部的最后步骤中使作为材料气体的通过将类卤基气体混合入硅源气体中而形成的混合气体流通,当将类卤基气体的标准流速定义为Xslm,通过硅源气体的流通形成的外延膜12的薄膜形成速度定义为Yμm/min时,满足下列表达式(2) Y<0.2X+0.05……(2) 根据权利要求3的专利技术提供一种,该方法包括在硅衬底13的表面上生长外延层11的步骤,在外延层11中形成沟渠14的步骤,和使材料气体流通并从而在沟渠14的内部生长外延膜12和用外延膜12填充沟渠14的内部的步骤。本专利技术特征在于形成在外延层11中的沟渠14的纵横比是20或者更大,至少在用外延膜12填充沟渠14的内部的最后步骤中使作为材料气体的通过将类卤基气体混合入硅源气体中而形成的混合气体流通,当将类卤基气体的标准流速定义为Xslm,通过硅源气体的流通形成的外延膜12的薄膜形成速度定义为Yμm/min时,满足下列表达式(3)。Y<0.2X ……(3) 根据权利要求1至3描述的用于制造半导体衬底的方法,其中将类卤基气体混合到材料气体中,类卤基气体用作刻蚀气体,刻蚀速度在沟渠14的开口处比在沟渠14的内部快。从而,抑制用外延膜12在沟渠14的开口处封闭,能够用外延膜12填充沟渠14的内部,而在沟渠14的内部不引起空隙。另外,通过满足以上表达式(1)至(3),能够用外延膜12精确地填充沟渠14的内部而在沟渠14的内部不引起空隙,因此,能够比以前更精确地提高填充到沟渠14中的外延膜12的填充组织。同时,在这里的纵横比(B/A)指得是沟渠14的深度B比沟渠14的宽度A。根据权利要求4的专利技术涉及根据权利要求1至3中任何一项,其中类卤基气体是氯化氢、氯、氟化物、三氟化氯、氟化氢和溴化氢中的任何一种。在权利要求4描述的中,能够在沟渠14的开口精确地获得刻蚀作用,并用外延膜有效地抑制在沟渠14的开口处的封闭。根据权利要求5的专利技术涉及权利要求1至4中任何一项,其中源气体是硅烷、乙硅烷、二氯硅烷、三氯硅烷、和四氯化硅中的任何一种。在权利要求5描述的制造半导体衬底的方法中,能够在适合于热结晶度的优选条件下控制反应速率,并抑制待形成的外延膜12的结晶度的恶化。 在根据本专利技术的用于制造半导体衬底的方法中,至少在用外延膜填充沟渠的内部的最后步骤中使作为材料气体的通过将类卤基气体混合到硅源气体而获得的混合气体流通,因此类卤基气体用作刻蚀气体,并且其刻蚀速度在沟渠的开口比在沟渠的内部快。从而,抑制了用外延膜在沟渠的开口处封闭,能够用外延膜填充沟渠的内部,而在沟渠的内部不引起空隙。在这里,当将类卤基气体的标准流速定义为Xslm,并且将通过硅源气体的流通而形成的外延膜12的薄膜形成速度定义为Yμm/min时,在沟渠的纵横比小于10的情况下,需要满足下面的表达式(1),在沟渠的纵横比在10和小于20之间的情况下,需要满足下面的表达式(2),以及在沟渠的纵横比是20或者更大的情况下,需要满足下面的表达式(3)。Y<0.2X+0.10 ……(1)Y<0.2X+0.05 ……(2)Y<0.2X ……(3) 在本专利技术中,通过满足以上表达式(1)至(3),能够用外延膜精确地填充沟渠的内部而没有在沟渠的内部引起空隙,因此,能够比以前更精确地改善填充到沟渠中的外延膜的形态。在这种情况下,当类卤基气体是氯化氢、氯气、氟化物、三氟化氯、氟化氢、和溴化氢中的任何一种时,能够在沟渠的开口精确地获得刻蚀作用,并有效地抑制用外延膜在沟渠的开口封闭,当源气体是硅烷、乙硅烷、二氯硅烷、三氯硅烷、和四氯化硅中的任何一种时,能够在适合于热结晶度的优选条件下控制反应速率,并且抑制待形成的外延膜恶化。附图的简要描述 图1是显示根据本专利技术的实施例用于制造半导体衬底的方法的流程图;图2是显示其中形成外延膜的步骤的图形;图3是显示在沟渠的纵横比是15的情况下在外延膜的薄膜形成速度和类卤基气体的标准流速之间关系的图形;图4是显示在沟渠的纵横比是5的情况下在外延膜的薄膜形成速度和类卤基气体的标准流速之间关系的图形;和图5是显示在沟渠的纵横比是25的情况下在外延膜的薄膜形成速度和类卤基气体的标准流速之间关系的图形。优选实施例的详细说明 在下文参照附图更详细地描述根据本专利技术的优选实施例。首先,如图1所示,作为半导体衬底,制备N+型硅衬底13,并在该硅衬底13的表面上形成外延层11。部分地刻蚀和除去外延膜11,分别在硅衬底13的表面上按照预定间隔形成多个圆柱形外延层11,在多个外延层11之间的沟渠14中填充外延膜12。硅衬底13是用杂质例如磷、砷、锑等掺杂的N+型硅单晶衬底13,外延层11是用杂质例如磷、砷、锑等掺杂的N型硅单晶层,外延膜12由用杂质例如硼、镓、铟等掺杂的P型硅单晶组成。然后,在下文说明在上述半导体器件中本专利技术的制造方法。首先,如图1(a)所示,制备N+型硅衬底13,如图1(b)所示,在其上面形成N型外延层11。更具体地说,在将作为材料气体的硅烷气体供给硅衬底13的表面上的同时,通过汽相生长本文档来自技高网...

【技术保护点】
一种制造半导体衬底的方法,包括:在硅衬底(13)的表面上生长外延层(11)的步骤,在该外延层(11)中形成沟渠(14)的步骤,和使材料气体流通从而在沟渠(14)的内部生长外延膜(12)和用该外延膜(12)填充沟渠(14)的内部的步骤,其中  形成在外延层(11)中的沟渠(14)的纵横比(B/A)小于10,至少在用外延膜(12)填充沟渠(14)的内部的最后步骤中使作为材料气体的通过将类卤基气体混合入硅源气体中而获得的混合气体流通,以及当将类卤基气体的标准流速 定义为Xslm,并且将通过硅源气体的流通而形成的外延膜(12)的薄膜形成速度定义为Yμm/min时,满足下列表达式(1):Y<0.2X+0.10……(1)其中,A是沟渠(14)的宽度,B沟渠(14)的深度。

【技术特征摘要】
JP 2005-10-6 2005-2930861.一种制造半导体衬底的方法,包括在硅衬底(13)的表面上生长外延层(11)的步骤,在该外延层(11)中形成沟渠(14)的步骤,和使材料气体流通从而在沟渠(14)的内部生长外延膜(12)和用该外延膜(12)填充沟渠(14)的内部的步骤,其中形成在外延层(11)中的沟渠(14)的纵横比(B/A)小于10,至少在用外延膜(12)填充沟渠(14)的内部的最后步骤中使作为材料气体的通过将类卤基气体混合入硅源气体中而获得的混合气体流通,以及当将类卤基气体的标准流速定义为Xslm,并且将通过硅源气体的流通而形成的外延膜(12)的薄膜形成速度定义为Yμm/min时,满足下列表达式(1)Y<0.2X+0.10 ……(1)其中,A是沟渠(14)的宽度,B沟渠(14)的深度。2.一种制造半导体衬底的方法,包括在硅衬底(13)的表面上生长外延层(11)的步骤,在外延层(11)中形成沟渠(14)的步骤,和使材料气体流通从而在沟渠(14)的内部生长外延膜(12)和用该外延膜(12)填充沟渠(14)的内部的步骤,其中形成在外延层(11)中的沟渠(14)的纵横比(B/A)在10和小于20之间,至少在用外延膜(12)填充沟渠(14)的内部的最后步骤中使作为材料气体的通过将类卤基气体混合入硅源气体...

【专利技术属性】
技术研发人员:野上彰二山冈智则山内庄一山口仁柴田巧
申请(专利权)人:株式会社上睦可株式会社电装
类型:发明
国别省市:JP[日本]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1