具有抗ＥＳＤ电容器的集成电路布置和相应的制造方法技术

本发明专利技术涉及一种在ｎ沟槽（２０）中包含电容器（１２）的电路布置（１０）。电容器（１２）的特定极化确保耗尽区在沟槽（２０）中形成，并且电容器（１２）具有高的ＥＳＤ抗性。一种可选存在的辅助掺杂层（２６）确保尽管在高的ＥＳＤ抗性情况下电容器的高面积电容。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术尤其涉及一种集成电路布置，包括基准工作电位线，其在电路布置的工作期间载送基本电位，例如地电位，以及包括正工作电位线，其在电路布置的工作期间载送与基本电位相比更高的正电位，例如正电位。而且，集成电路布置包含连接在工作电位线之间的电容器。这种电容器尤其用于具有模拟信号处理的电路。所述电容器还称为去耦电容器、阻塞电容器或备用电容器。电容器去耦并稳定集成电路布置的电源电压。电容器可以具体化为所谓的NCAP(N阱电容器)或PCAP(P阱电容器)且然后包含以下区域根据基本掺杂类型掺杂的基本掺杂区，至少一个掺杂连接区，其优选邻接基本掺杂区并且根据基本掺杂类型掺杂，并且其最大掺杂剂浓度比基本掺杂区中的最大掺杂剂浓度高，以离基本掺杂区一距离布置的电极区，所述电极区根据MOS晶体管(金属氧化物半导体)的结构还称作为栅极区，以及布置在电极区和基本掺杂区之间的电介质。为了保护电容器不受EOS现象(电过应力)并且尤其是ESD现象(静电放电)的影响，集成电路布置包含至少一个保护元件，其与电容器平行连接，并且当超过反ESD极性的情况下具体电压位于工作电压以上或地电位以下时，容易变得导电，该元件例如是保护二极管、MOS晶体管、双极晶体管、晶闸管、齐纳二极管、二极管叠体等或其组合。尤其是当电路布置还没有处于准备好工作的状态时，也就是说在电路布置的制备期间，在将芯片结合到外壳期间或装配到印刷电路板上期间，出现ESD情况。借助实例，ESD电压脉冲具有大于100伏的电压和近似100纳秒的持续时间。本专利技术的目的在于详细说明集成电路布置，每个都包括至少一个电容器，其不管良好的电特性，即使在损伤了迄今为止使用的电容器的情况下装载有静电放电之后也都保持功能的。尤其是，目的在于详细说明一种在ESD情况下稳健的电路布置或所述电路布置的几何形状。而且，目的在于详细说明用于制造集成电路布置的方法。涉及集成电路布置的目的借助根据专利权利要求1的集成电路布置来完成。在从属权利要求中作了进一步的限定。本专利技术基于如下考虑，NCAP或PCAP电容器具有每单位面积的大电容，以使得即使给出小芯片面积也可以实现相对大的电容值，例如相比p-n结电容。而且，电容器的RC时间常数很重要。在许多应用中尤其是对于电容器的寄生串联电阻必需小。此外本专利技术基于如下考虑，在NCAP或PCAP的情况下，为了获得每单位面积的高电容，电介质必须尽可能的薄。借助实例，电介质的厚度小于2纳米，尤其是在小于100纳米的最小光刻尺寸和小于2伏的工作电压的技术的情况下。而且，不管具有ESD保护电路的电路互连，在ESD的情况下，几伏的电压，例如5或6伏，都建立在电介质的两端。然而，即使暂时出现4伏的电压也会损伤这种薄电介质，其会导致整个集成电路布置故障。因此，它适用于根据本专利技术的电路布置或者假定n基本掺杂类型的基本掺杂区，连接区导电连接至正工作电位线，并且电极区导电连接至基准工作电位线，或者假定p基本掺杂类型，连接区导电连接至基准工作电位线，并且电极区导电连接至正工作电位线。在一个发展中，根据基本掺杂类型的辅助掺杂而掺杂的辅助掺杂区设置在基本掺杂区和电介质之间，所述辅助掺杂区的最大掺杂剂浓度等于基本掺杂区的最大掺杂剂浓度或大于所述掺杂剂浓度。一方面，通过这些测量获得的是在ESD情况下，尤其是在具有极性的ESD电压的情况下，其辅助连接的保护电路提供了较少的保护，在基本掺杂区中以及还有在可选的辅助掺杂层中出现了载荷子的所谓耗尽，也就是说形成了所谓的耗尽层，其具有电介质效应并且由此导致较大的有效电介质厚度。如果合适，在电容器的ESD电压是这么高以致不仅在辅助掺杂层中出现耗尽，而且还是形成反沟道的条件。然而，由于连接区的掺杂类型，减小有效电介质厚度的载荷子没有再次穿过反沟道。然而，另一方面，借助辅助掺杂区获得，并且由于ESD情况说明的关系，电路布置的正常工作模式的指定极性是电容没有缩减到过大的程度。尤其是，借助实例，由于辅助的掺杂层，耗尽层的厚度比没有这种辅助掺杂层的小。由于电容器连接在工作电位线之间，所以在ESD情况下由于分压效应，大电压降落在它两端，如同没有出现晶体管或电容器的串联电路的情况。这种串联电路尤其出现在使用例如串联连接的PMOS和NMOS作为反相器的功能块中。尤其是，电容器包含在电路布置的核心逻辑中或所谓的模拟宏模块中。根据本专利技术的电路布置在ESD情况下是稳健的，因为电场强度在电介质中或电介质与连接区或延伸区之间的最危险的重叠区域中缩减了。因此辅助掺杂区能够使ESD强度建立得更好，而没有由例如氧化物制成的电介质的厚度改变。通常在制造工艺中仅有可以选择的两个电介质厚度，以便，作为辅助掺杂的结果，可获得自由可选且更精细可调的最佳参数并避免了尺寸过大。在一个示范性实施例中，没有完全自由地选择辅助掺杂，而是对应于工艺中可获得的注入之一，然而，其可以选择不同的一个。在一种改进中，辅助掺杂区位于衬底的表面且因此可以容易引入。在另一种改进中，衬底是单晶衬底，尤其是硅衬底。这种衬底具有高纯度。由于纯度和单晶材料，衬底可以承受相对高的场强，其在ESD情况下也很重要，以防止击穿。而且，由于表面位置、纯度和单晶材料，尤其是在简单的制造工艺中，可以以再生的方式建立辅助掺杂区以及还有掺杂剖面中的掺杂浓度。基本掺杂区或辅助掺杂区的掺杂剂浓度和掺杂剖面是耗尽层厚度的确定因素。通过利用一种注入或通过利用多种注入来影响辅助掺杂区的掺杂，例如注入迄今用在用于制造在电路布置的相互不同的区域中在每个情况下设定场效应晶体管的不同阈值电压的电路布置的工艺中。优选将辅助掺杂区的掺杂叠加在阱掺杂或基本掺杂上。用于设定晶体管的阈值电压还用于制造辅助掺杂区使用多种或一种选择的注入能够实现最佳化而没有另外的步骤，尤其是在电路布置的正常工作模式中形成耗尽层厚度的最佳化和由此耗尽层两端的电压降。辅助掺杂区的掺杂剂浓度越低，耗尽层就越厚，ESD稳健性变得就越大。相反，辅助掺杂区较高的掺杂剂浓度会导致较薄的耗尽层，然而，其在正常工作期间几乎没有削弱每单位面积的电容。然而，甚至薄的耗尽层仍能够实现足够的ESD稳健性。由于电容器的极性，对于基本掺杂区利用N型阱(在P预掺杂衬底的情况下)或P型阱(对于N型衬底)，除了电容器的电容外还有关于衬底的另外p-n结电容。结电容与电容器的电容平联连接，以使得每单位面积的电容增加。在连接区上和在电极区或栅极区上形成硅化物期间，通过合适的硅化物阻挡可以进一步增加电容器的击穿强度。根据本专利技术的电路布置说明的技术效果与电极区所使用的材料以及电极区的掺杂无关。因此，在多晶电极区的情况下和在由金属制成的电极区、尤其是未来技术的情况下可以获得这些效果。而且，根据第二方面，借助根据专利权利要求7的集成电路布置，获得了涉及集成电路布置的目的。在从属权利要求中作了进一步的限定。在第一方面的情况下尤其是还在第二方面的情况下，本专利技术基于实验获得，在ESD放电期间电介质的最危险部分是电极区或栅极区与掺杂的连接区或延伸区重叠的区域。在一般的工艺中可得到仅两个或至多三个不同的栅氧化物厚度。根据本专利技术的电路布置采用这来在电容器中形成包含薄中心区和与其相比较厚边缘区的双电介质。电介质较厚边缘区宽度的选择能够以如下方式最佳化，一方面本文档来自技高网...

【技术保护点】
一种集成电路布置（１０、１０ｂ），包括基准工作电位线（１８），其在电路布置（１０）的操作期间载送基本电位，包括正工作电位线（１６），其在电路布置（１０）工作期间载送与基本电位相比更正的电位，以及包括连接在工作电位线（１６、１８）之间的电容器（１２），所述电容器包含以下区域：根据具有基本掺杂类型的基本掺杂而掺杂并且包含最大掺杂剂浓度的区域的基本掺杂区（２０），根据具有基本掺杂类型的连接掺杂而掺杂的至少一个连接区（２２、２４），所述连接区的最大掺杂剂浓度高于基本掺杂区（２０）中的最大掺杂剂浓度，设置在离基本掺杂区（２０）一距离处的电极区（３０），以及设置在电极区（３０）和基本掺杂区（２０）之间的电介质（２８），其中或者在假定ｎ基本掺杂类型的情况下，连接区（２２）导电连接至正工作电位线（１６），并且电极区（３０）导电连接至基准工作电位线（１８），或者在假定ｐ基本掺杂类型的情况下，连接区（２２）导电连接至基准工作电位线（１８），以及电极区（３０）导电连接至正工作电位线（１６）。

【技术特征摘要】
【国外来华专利技术】DE 2004-2-10 102004006484.91.一种集成电路布置(10、10b)，包括基准工作电位线(18)，其在电路布置(10)的操作期间载送基本电位，包括正工作电位线(16)，其在电路布置(10)工作期间载送与基本电位相比更正的电位，以及包括连接在工作电位线(16、18)之间的电容器(12)，所述电容器包含以下区域根据具有基本掺杂类型的基本掺杂而掺杂并且包含最大掺杂剂浓度的区域的基本掺杂区(20)，根据具有基本掺杂类型的连接掺杂而掺杂的至少一个连接区(22、24)，所述连接区的最大掺杂剂浓度高于基本掺杂区(20)中的最大掺杂剂浓度，设置在离基本掺杂区(20)一距离处的电极区(30)，以及设置在电极区(30)和基本掺杂区(20)之间的电介质(28)，其中或者在假定n基本掺杂类型的情况下，连接区(22)导电连接至正工作电位线(16)，并且电极区(30)导电连接至基准工作电位线(18)，或者在假定p基本掺杂类型的情况下，连接区(22)导电连接至基准工作电位线(18)，以及电极区(30)导电连接至正工作电位线(16)。2.如权利要求1所要求的电路布置(10、10b)，特征在于电极区(30)掺杂有大于1 1018掺杂剂原子每立方厘米的最大掺杂剂浓度，特别是在其面向电介质(28)的一侧，或者电极区(30)在其面向电介质(28)的一侧包含金属区。3.如权利要求1或2所要求的电路布置(10、10b)，特征在于根据具有基本掺杂类型的辅助掺杂而掺杂的辅助掺杂区(26)设置在基本掺杂区(20)和电介质(28)之间，所述辅助掺杂区的最大掺杂剂浓度等于基本掺杂区(20)的最大掺杂剂浓度，或者所述辅助掺杂区的最大掺杂剂浓度大于基本掺杂区(20)的最大掺杂剂浓度，优选的是辅助掺杂区(26)的最大掺杂剂浓度是基本掺杂区(20)的最大掺杂剂浓度的至少两倍，以及优选的是辅助掺杂区(26)的最大掺杂剂浓度至多是连接区(22、24)的最大掺杂剂浓度的一半。4.如前述权利要求之一所要求的电路布置(10、10b)，特征在于至少一个另一连接区(24)优选以邻接基本掺杂区(20)的方式设置，基本掺杂区或在这个范围返回参考权利要求3的辅助掺杂区(26)设置在连接区(22、24)之间，和/或金属线(16)连接连接区(22、24)。5.如前述权利要求之一所要求的电路布置(10b)，特征在于以自对准的方式设置连接区(22b、24b)，既不关于电极区(30b)也不关于设置在电极区(30b)上的间隔物元件(34b、36b)。6.如权利要求3或4所要求的电路布置(10、10b)，特征在于辅助掺杂区(26)邻接连接区(22、24)或形成在连接区(22、24)处的延伸区，或者辅助掺杂区(26、110、112)仅形成在电介质(28)的中心区域并且不在电介质(26)的边缘区域，部分基本掺杂区(20)优选设置在边缘区域。7.一种集成电路布置(10c)，特别是如前述权利要求中之一所要求的电路布置，包括两个工作电位线(200、202)，其载送在电路布置(10c)工作期间彼此不同的电位，以及包括连接在工作电位线(200、202)之间的电容器(12c)，所述电容器包含以下区域根据基本掺杂类型掺杂的基本掺杂区(20c)，至少一个掺杂的连接区(22c)，其最大掺杂剂浓度高于基本掺杂区(20c)中的最大掺杂剂浓度，设置在离基本掺杂区一个距离处的电极区(30c)，以及包括设置在电极区(30c)和基本掺杂区(20c)之间的电介质(208、210)，在连接区(22)附近的区域(210)中，电介质(208、210)是电介质(208、210)的中心区域(208)至少两倍厚。8.如权利要求7所要求的电路布置(10c)，特征在于至少一个间隔物元件(34c、36c)关于电极区(30c)横向设置，电介质(208、210)的较厚区(210)邻接间隔物元件(34c、36c)。9.如权利...

【专利技术属性】
技术研发人员：K埃斯马克，H戈斯纳，C鲁斯，J施奈德，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[德国]