半导体存储装置以及半导体装置制造方法及图纸

在构成大容量ＤＲＡＭ作为硬核的情况下，随着工艺细微化，防止与控制电路群的细微化相伴的比例不均衡引起的面积效率、性能、布线效率降低的因素。存储阵列区域与控制区域接触，并且，从平面上看以凸形配置。由此，在大容量的ＤＲＡＭ等存储器中，能够得到设计面积最优化、降低成本的效果。即，大容量的ＤＲＡＭ与需要各种大小变化的ＲＯＭ、ＳＲＡＭ不同，限制安装个数，在半导体装置中所占的比例也较大，所以，着眼于四角形不是容易配置的必要条件的情况，可提供一种硬核，通过对面积效率、布线效率进行最优化来构成大容量的ＤＲＡＭ，并且，在实现系统ＬＳＩ后也容易进行版面设计。

【技术实现步骤摘要】

本专利技术涉及半导体存储装置以及半导体装置，特别涉及有助于作为硬核的半导体存储装置的性能或者布线效率的提高、与外围电路的连接的容易性的版面设计形状。
技术介绍
由于细微化技术的进步引起的高集成化和再加上半导体厂商之间的竞争，近年来的半导体装置加速发展。尤其是在一个芯片上构成微处理器或者ASIC、定制逻辑(custom logic)等的大容量的存储器的系统LSI，作为决定所安装的产品的性能、差别化的要求高附加价值的关键器件，是各厂商关注的产品领域。在设计这些称为系统LSI的半导体装置后，分为ROM、SRAM的存储器也作为硬核，需要各种大小的变化，进行版面设计后，也因为在逻辑电路的区域上容易组合配置，所以，要求其形状是四角形作为事实上的基本方式。在安装大容量的DRAM时，也要求同样的四角形形状作为基本方式。这里，首先在图9中示出包括DRAM的半导体装置的基本电路结构。101是将存储单元排列成矩阵状的存储单元区域，102是选择指示存储单元区域101的行方向的行译码电路，103是选择指示存储单元区域101的列方向的列译码电路，104是从由行译码电路102以及列译码电路103所选择指示的存本文档来自技高网...

【技术保护点】
一种半导体存储装置，其中　　　　具有：存储阵列区域，以将存储单元排列为矩阵状的存储单元区域、选择指示所述存储单元区域的行以及列方向并从所选择指示的存储单元读写数据的多个电路、输入输出所读写的数据的数据输入输出电路的二维配置成为四角形的方式来构成；　　　　控制区域，以按照地址控制信号选择输出对所述行以及列方向进行指定的地址的地址输入电路、按照外部控制信号输出所述地址控制信号的控制电路、在待机时代替所述外部控制信号产生所述地址控制信号并进行所述存储单元区域的更新动作的更新电路、进行所述地址输入电路、所述控制电路和所述更新电路的时序调整的时序产生电路、使所述数据输入输出电路、所述地址输入电路、所述控...

【技术特征摘要】
JP 2006-3-9 2006-0638351.一种半导体存储装置，其中具有存储阵列区域，以将存储单元排列为矩阵状的存储单元区域、选择指示所述存储单元区域的行以及列方向并从所选择指示的存储单元读写数据的多个电路、输入输出所读写的数据的数据输入输出电路的二维配置成为四角形的方式来构成；控制区域，以按照地址控制信号选择输出对所述行以及列方向进行指定的地址的地址输入电路、按照外部控制信号输出所述地址控制信号的控制电路、在待机时代替所述外部控制信号产生所述地址控制信号并进行所述存储单元区域的更新动作的更新电路、进行所述地址输入电路、所述控制电路和所述更新电路的时序调整的时序产生电路、使所述数据输入输出电路、所述地址输入电路、所述控制电路、所述更新电路和所述时序产生电路同步的时钟产生电路的二维配置成为四角形的方式来构成，所述控制区域和所述存储阵列区域相互连接一侧的一边的长度无需一致。2.如权利要求1记载的半导体存储装置，其中所述存储阵列区域和所述控制区域分离配置。3.如权利要求1记载的半导体存储装置，其中所述存储阵列区域和所述控制区域接触，并且，从平面上看以凸形配置。4.如权利要求3记载的半导体存储装置，其中所述控制区域能够与所述存储阵列区域的指定边的任意位置连接配置。5.如权利要求1记载的半导体存储装置，其中在所述控制区域的不与所述存储阵列区域接触的至少两边上配置所述外部控制信号的端子。6.如权利要求2记载的半导体存储装置，其中在所述控制区域的不与所述存储阵列区域接触的至少两边上配置所述外部控制信号的端子。7.如权利要求3记载的半导体存储装置，其中在所述控制区域的不与所述存储阵列区域接触的至少两边上配置所述外部控制信号的端子。8.如权利要求4记载的半导体存储装置，其中在所述控制区域的不与所述存储阵列区域接触的至少两边上配置所述外部控制信号的端子。9.如权利要求1记载的半导体存储装置，其中构成所述控制区域的电路的电源布线结构，与构成在和所述控制区域相同衬底上的大规膜逻辑电路的电源布线结构相同。10.如权利要求2记载的半导体存储装置，其中构成所述控制区域的电路的电源布线结构，与构成在和所述控制区域相同衬底上的大规模逻辑电路的电源布线结构相同。11.如权利要求3记载的半导体存储装置，其中构成所述控制区域的电路的电源布线结构，与构成在和所述控制区域相同衬底上的大规模逻辑电路的电源布线结构相同。12.如权利要求4记载的半导体存储装置，其中构成所述控制区域的电路的电源布线结构，与构成在和所述控制区域相同衬底上的大规模逻辑电路的电源布线结构相同。13.如权利要求2记载的半导体存储装置，其中构成所述控制区域的电路的电源，由构成在和所述控制区域相同衬底上的大规模逻辑电路供给。14.如权利要求3记载的半导体存储装置，其中构成所述控制区域的电路的电源，由所述存储阵列区域供给。15.如权利要求4记载的半导体存储装置，其中构成所述控制区域的电路的电源，由所述存储阵列区域供给。16.如权利要求2记载的半导体存储装置，其中所述数据输入输出电路在所述控制区域和所述存储阵列区域分离的配置中被连接的一侧的存储阵列区域的指定边，能够在与所述控制区域连接的部分以外的任意部...

【专利技术属性】
技术研发人员：中井信行，山崎裕之，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]