互连结构及其制造方法技术

提供了一种互连结构，其包括位于电介质材料内提供的每一导电特征的顶上的含金属罩，其中含金属罩的表面区域在任何其它电介质材料随后沉积在其上之前被氧化。另外，位于导电特征之间的电介质材料表面上的金属微粒也可以与含金属罩的表面区域同时被氧化。这样做提供了具有低泄漏电流的结构。依照本发明专利技术，氧化步骤是在含金属罩的无电镀敷之后并且在电介质覆盖层或者覆盖层间或层内电介质材料的沉积之前执行的。

【技术实现步骤摘要】

本专利技术涉及一种半导体结构以及制造它的方法。更具体来讲，本专利技术涉及一种单或者双镶嵌类型的互连结构，其中采用了具有表面氧化物区域的低泄漏的含金属罩(metal-containing cap)。本专利技术还提供了一种制造这种半导体结构的方法。
技术介绍
通常，半导体器件包括多个电路，所述多个电路形成了在半导体衬底上制造的集成电路。信号通路的复合网络一般被路由以便连接分布在衬底表面上的电路元件。跨越所述器件来有效路由这些信号要求构造多级或者多层的互连结构，例如单或者双镶嵌布线结构。在典型的互连结构内，金属过孔(via)与半导体衬底垂直，而金属线与半导体衬底平行。与基于铝(Al)的互连相比，由于在电阻率和可靠性方面所有改进，基于铜(Cu)的互连在微电子技术产业中已被广泛接受。然而，随着器件的缩小，布线电容占整个电容的百分比变得越来越巨大，这造成信号延迟、功耗和噪声增加。因此，对于90纳米及以上技术节点而言，低k电介质(具有小于二氧化硅的介电常数)正成为主流。令人遗憾的是，由于通常用来钝化Cu表面的电介质覆盖层(capping layer)例如SiN或者SiC的存在，这种互连的有效介电常数高于低k电介质的有效介电常数。最近，已经显示出的是，可以通过在这种互连结构中使用自对准的CoWP罩(cap)而不是电介质覆盖层来减少电路延迟。例如参见由T.Ko等于2003年在VLSI Symp.Proc第109页发表的标题为“HighPerformance/Reliability Cu Interconnect with Selective CoWP Cap”的文章。所述CoWP罩是使用无电镀敷有选择地形成在含Cu特征(feature)上的，其详细内容例如可以在由A.Kohn等在Mater.Sci.Eng.A 302，18(2001)中发表的标题为“Characterization of electrolessdeposited Co(W，P)thin films for encapsulation of coppermetallization”的文章以及由C.-K Hu等在Microelec.Eng.70，406(2003)中发表的标题为“Reduced Cu interface diffusion by CoWPsurface coating”的文章中找到。尽管在使用CoWP罩方面获得进展，但是仍然不清楚的是，在氧化工艺例如电介质沉积和抗蚀剂剥离期间，CoWP罩独自(在没有覆盖电介质罩的情况下)是否可以提供足够的阻挡(barrier)。在基于氧化物的电介质通过等离子增强型化学汽相沉积进行电介质沉积期间，所述CoWP罩暴露在从350°到400℃的温度范围内的氧化环境。Cu和Co都在低温(例如，低于400℃)下氧化是公知的。J.Gambino等于2005年在Materials，Technology and Reliabilityof Advanced Interconnects-2005的第863卷第227页发表的标题为“Thermal Oxidation of Cu interconnects capped with CoWP”的文章提供了对包括CoWP罩的Cu互连的热氧化的调查报告。根据报告，由于CoWP破坏Cu互连，所以它不具有良好的阻碍热氧化的作用。另外，虽然利用无电工艺来向含Cu特征选择性地沉积CoWP，但是金属微粒被形成在电介质材料的表面上，所述电介质材料位于含Cu特征之间。导电特征之间存在金属微粒或者残余物会导致较高的泄漏电流(与没有CoWP的类似结构相比，具有CoWP的泄漏大约为十倍或者更高)并导致可靠性降低。鉴于上述内容，需要为导电特征提供一种金属罩，所述金属罩不增加互连结构的泄漏电流，同时避免在上述Gambino等的参考文献中提及的缺陷。
技术实现思路
本专利技术提供了一种互连结构，其包括位于存在于电介质材料内的每一导电特征(feature)顶上的含金属罩。依照本专利技术，含金属罩的表面区域在任何其它电介质材料随后沉积在其上之前被氧化。另外，位于导电特征之间的电介质材料表面上的金属微粒也可以与含金属罩的表面区域同时被氧化。这样做提供了具有降低的泄漏电流的结构。依照本专利技术，氧化步骤是在含金属罩的无电镀敷之后并且在电介质覆盖层和/或覆盖层间(interlayer)或层内(intralevel)电介质材料的沉积之前执行的。概括地讲，本专利技术提供了一种互连结构，包括其中嵌入有至少一个导电特征的电介质材料，所述至少一个导电特征具有与电介质材料的上表面共面的表面；设置在所述至少一个导电特征上的含金属罩，所述含金属罩具有氧化表面区域；以及位于所述至少一个导电特征之间的所述电介质材料的所述表面上的氧化金属微粒。本专利技术的互连结构还可以包括电介质覆盖层和/或另一电介质材料，所述另一电介质材料至少覆盖所述氧化金属微粒和所述含金属罩。依照本专利技术的优选实施例，所提供的互连结构包括其中嵌入有至少一个含Cu导电特征的电介质材料，所述至少一个含Cu导电特征具有与电介质材料的上表面共面的表面；设置在所述至少一个导电特征上的CoWP或者CoP罩，所述CoWP或者CoP具有氧化表面区域；以及位于所述至少一个含Cu导电特征之间的所述电介质材料的所述表面上的氧化Co微粒。本专利技术的这种互连结构还可以包括电介质覆盖层和/或另一电介质材料，所述另一电介质材料至少覆盖所述氧化Co微粒和所述CoWP或者CoP罩。除上述的互连结构以外，本申请还提供了一种制造它的方法。概括地讲，本专利技术的方法包括 提供一种结构，所述结构包括其中嵌入有至少一个导电特征的电介质材料，所述至少一个导电特征具有与电介质材料的上表面共面的表面；通过无电镀敷在所述至少一个导电特征上设置含金属罩，其中在所述无电镀敷期间，在位于至少一个导电特征之间的电介质材料的表面上形成金属微粒；并且氧化所述含金属罩以便在其上形成氧化表面区域，同时完全氧化所述金属微粒，附带条件是，所述氧化是在沉积覆盖电介质(例如，电介质罩和/或层间或层内电介质材料)之前进行的。附图说明图1是举例说明可适用于本专利技术的初始互连结构的图示(通过剖视图)。图2是图1中所示结构进行选择性沉积含金属罩之后的图示(通过剖视图)。图3是图2中所示结构在氧化之后的图示(通过剖视图)。图4是图3中所示结构在形成电介质罩和第二电介质材料之后的图示(通过剖视图)。具体实施例方式现在将通过参考如下论述以及伴随本申请的附图来更加详细地描述本专利技术，本专利技术提供了一种互连结构，所述互连结构包括位于导电特征顶上的低泄漏含金属罩，并且本专利技术提供了一种制造它的方法。应注意的是，本申请的附图是为了举例说明的目的而提供的，因此，没有按比例描绘它们。在随后的描述中，提出了很多具体细节，诸如特殊的结构、组件、材料、尺寸、处理步骤和技术，以便提供对本专利技术的彻底理解。然而，本领域普通技术人员将理解的是，本专利技术可以在没有这些具体细节的情况下实现。在其它情况下，没有详细描述众所周知的结构或者处理步骤，以免模糊本专利技术。另外，虽然本专利技术把低泄漏的含金属罩具体视为互连结构的元件，它也可以用作晶体管或者电容器的罩。首先参考图1，其举例说明了可适用于本专利技术的初始互连结构10。所述初始互连结本文档来自技高网...

【技术保护点】
一种互连结构，包括：其中嵌入有至少一个导电特征的电介质材料，所述至少一个导电特征具有与电介质材料的上表面共面的表面；设置在所述至少一个导电特征上的含金属罩，所述含金属罩具有氧化表面区域；以及位于所述至少一个导电特征之 间的所述电介质材料的所述表面上的氧化金属微粒。

【技术特征摘要】
US 2006-4-7 11/279,0191.一种互连结构，包括其中嵌入有至少一个导电特征的电介质材料，所述至少一个导电特征具有与电介质材料的上表面共面的表面；设置在所述至少一个导电特征上的含金属罩，所述含金属罩具有氧化表面区域；以及位于所述至少一个导电特征之间的所述电介质材料的所述表面上的氧化金属微粒。2.如权利要求1所述的互连结构，其中所述电介质材料是SiO2、倍半硅氧烷、掺杂C的氧化物或者热固聚亚芳基醚中的一个，其中掺杂C的氧化物包括Si、C、O和H原子。3.如权利要求1所述的互连结构，其中所述至少一个导电特征是过孔、线或者其组合。4.如权利要求1所述的互连结构，其中所述至少一个导电特征包括Cu、W、Al、或者其合金。5.如权利要求4所述的互连结构，其中所述至少一个导电特征包括Cu或者含Cu合金。6.如权利要求1所述的互连结构，其中所述至少一个导电特征通过扩散阻挡层与所述电介质材料部分地分隔。7.如权利要求1所述的互连结构，其中所述含金属罩包括元素Co、元素Ni、CoP、CoWP、CoB、CoWB、NiP、NiWP或者NiWB。8.如权利要求7所述的互连结构，其中所述含金属罩包括CoWP或者CoP。9.如权利要求1所述的互连结构，还包括用于覆盖所述含金属罩和所述氧化金属微粒的至少一个其它电介质材料，其中所述至少一个其它电介质材料包括电介质覆盖层、第二电介质材料中的一个，所述第二电介质材料与其中嵌入有所述至少一个导电特征的所述电介质材料相同或者不同。10.一种互连结构，包括其中嵌入有至少一个含Cu导电特征的电介质材料，所述至少一个含Cu导电特征具有与电介质材料的上表面共面的表面；设置在所述至少一个导电特征上的CoWP或者CoP罩，所述CoWP或者CoP具有氧化表面区域；以及位于所述至少一个含Cu导电特征之间的所述电介质材料的所述表面上的氧化Co微粒。11.如权利要求...

【专利技术属性】
技术研发人员：杰弗里P冈比诺，贾森P吉尔，简恩E怀恩，PE希恩斯密斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]