互连结构及其制造方法技术

提供了一种互连结构，其包括位于电介质材料内提供的每一导电特征的顶上的含金属罩，其中含金属罩的表面区域在任何其它电介质材料随后沉积在其上之前被氧化。另外，位于导电特征之间的电介质材料表面上的金属微粒也可以与含金属罩的表面区域同时被氧化。这样做提供了具有低泄漏电流的结构。依照本发明专利技术，氧化步骤是在含金属罩的无电镀敷之后并且在电介质覆盖层或者覆盖层间或层内电介质材料的沉积之前执行的。

【技术实现步骤摘要】

本专利技术涉及一种半导体结构以及制造它的方法。更具体来讲，本专利技术涉及一种单或者双镶嵌类型的互连结构，其中采用了具有表面氧化物区域的低泄漏的含金属罩(metal-containing cap)。本专利技术还提供了一种制造这种半导体结构的方法。
技术介绍
通常，半导体器件包括多个电路，所述多个电路形成了在半导体衬底上制造的集成电路。信号通路的复合网络一般被路由以便连接分布在衬底表面上的电路元件。跨越所述器件来有效路由这些信号要求构造多级或者多层的互连结构，例如单或者双镶嵌布线结构。在典型的互连结构内，金属过孔(via)与半导体衬底垂直，而金属线与半导体衬底平行。与基于铝(Al)的互连相比，由于在电阻率和可靠性方面所有改进，基于铜(Cu)的互连在微电子技术产业中已被广泛接受。然而，随着器件的缩小，布线电容占整个电容的百分比变得越来越巨大，这造成信号延迟、功耗和噪声增加。因此，对于90纳米及以上技术节点而言，低k电介质(具有小于二氧化硅的介电常数)正成为主流。令人遗憾的是，由于通常用来钝化Cu表面的电介质覆盖层(capping layer)例如SiN或者SiC的存在，这种互连的有效介本文档来自技高网...

【技术保护点】
一种互连结构，包括：其中嵌入有至少一个导电特征的电介质材料，所述至少一个导电特征具有与电介质材料的上表面共面的表面；设置在所述至少一个导电特征上的含金属罩，所述含金属罩具有氧化表面区域；以及位于所述至少一个导电特征之 间的所述电介质材料的所述表面上的氧化金属微粒。

【技术特征摘要】
US 2006-4-7 11/279,0191.一种互连结构，包括其中嵌入有至少一个导电特征的电介质材料，所述至少一个导电特征具有与电介质材料的上表面共面的表面；设置在所述至少一个导电特征上的含金属罩，所述含金属罩具有氧化表面区域；以及位于所述至少一个导电特征之间的所述电介质材料的所述表面上的氧化金属微粒。2.如权利要求1所述的互连结构，其中所述电介质材料是SiO2、倍半硅氧烷、掺杂C的氧化物或者热固聚亚芳基醚中的一个，其中掺杂C的氧化物包括Si、C、O和H原子。3.如权利要求1所述的互连结构，其中所述至少一个导电特征是过孔、线或者其组合。4.如权利要求1所述的互连结构，其中所述至少一个导电特征包括Cu、W、Al、或者其合金。5.如权利要求4所述的互连结构，其中所述至少一个导电特征包括Cu或者含Cu合金。6.如权利要求1所述的互连结构，其中所述至少一个导电特征通过扩散阻挡层与所述电介质材料部分地分隔。7.如权利要求1所述的互连结构，其中所述含金属罩包括元素Co、元素Ni、CoP、CoWP、CoB、CoWB、NiP、NiWP或者NiWB。8.如权利要求7所述的互连结构，其中所述含金属罩包括CoWP或者CoP。9.如权利要求1所述的互连结构，还包括用于覆盖所述含金属罩和所述氧化金属微粒的至少一个其它电介质材料，其中所述至少一个其它电介质材料包括电介质覆盖层、第二电介质材料中的一个，所述第二电介质材料与其中嵌入有所述至少一个导电特征的所述电介质材料相同或者不同。10.一种互连结构，包括其中嵌入有至少一个含Cu导电特征的电介质材料，所述至少一个含Cu导电特征具有与电介质材料的上表面共面的表面；设置在所述至少一个导电特征上的CoWP或者CoP罩，所述CoWP或者CoP具有氧化表面区域；以及位于所述至少一个含Cu导电特征之间的所述电介质材料的所述表面上的氧化Co微粒。11.如权利要求...

【专利技术属性】
技术研发人员：杰弗里P冈比诺，贾森P吉尔，简恩E怀恩，PE希恩斯密斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]