一种半导体器件及其制造方法，该半导体器件中铜布线的抗电迁移性提高。铜布线形成为使得在它的中心部分铜颗粒较大，在它的上部和下部铜颗粒较小。通过镶嵌方法形成具有这种结构的铜布线。可通过控制电镀时的电流密度来形成这种结构。对于具有这种结构的铜布线，电流通过其中心部分比通过其上部更容易。因此，能够抑制上部的铜原子扩散，从而能够抑制铜原子从铜布线与覆盖膜之间的界面扩散。
【技术实现步骤摘要】
本专利技术涉及一种，尤其涉及一种具有铜(Cu) 等金属布线的。
技术介绍
随着硅(Si)半导体器件集成度的增加和芯片尺寸的减小，在这些半导 体器件中形成的布线变得越来越薄，而在这些半导体器件中形成的布线层的 数目越来越多。对于半间距(halfpitch)为65nm的器件，最小布线宽度例 如为大约100nm。当电流通过这么薄的布线时，布线中包含的金属原子会移 动。这种现象称为电迁移。电迁移使布线中出现空隙(void)或凸起(hillock)， 从而导致布线的电阻增加、布线的断路、短路等。也就是说，电迁移降低了 电路的可靠性。顺便提及，在最新Si半导体器件中通常使用所谓的镶嵌方法(damascerie method)形成的铜布线。通过镶嵌方法以如下方式形成铜布线。例如，首先 采用光刻和蚀刻在绝缘膜中形成沟槽。然后通过溅射方法在整个表面上形成 阻挡金属和籽晶铜膜。再通过电镀方法在阻挡金属和籽晶铜膜上形成铜膜， 填充上述沟槽。然后通过化学机械抛光(CMP)将绝缘膜上多余的铜膜和阻 挡金属去除。这样就形成了铜布线。此外，例如通过化学气相沉积(CVD) 方法在铜布线上形成氮化硅(SiN)等的覆盖膜，以抑制铜布线中包含的铜 原子扩散。这与上述阻挡金属的作用相同(例如参见日本未审专利公开No. 2005-317835)。以这种方式形成的铜布线被阻挡金属和覆盖膜包围。覆盖膜与铜布线之 间的界面处的粘附力弱于阻挡金属与铜布线之间的界面处的粘附力。其原因如下在阻挡金属与铜布线之间的界面处是两种金属接合。另一方面，在覆 盖膜与铜布线之间的界面处是绝缘膜与金属接合。通常认为在覆盖膜与铜布 线之间的界面处，即粘附力弱的位置铜布线中包含的铜原子容易发生扩散。实际上，在此界面上的各处发现空隙的可能性较大。例如，提出了以下方法作为增加抗电迁移性的一种方法。即，在形成覆 盖膜之前进行预定的预处理。经过预处理之后再形成覆盖膜，则覆盖膜与铜布线之间的界面的特性发生改变(例如参见Identification of Electromigration Dominant Diffusion Path for Cu Damascene Interconnects and Effect of Plasma Treatment and Barrier Dielectrics on Electromigration Performance， 第42届 国际可靠性物理会议记录(正EE，美国菲尼克斯，2004年)，第246-250页)。 此外，还提出了以下方法作为增加抗电迁移性的另一种方法。§卩，使用像钴 钩磷(CoWP)这样的金属来形成覆盖膜(例如参见应用物理期刊第93巻第 3册第1417-1421页(2003年1月))。随着未来技术的更新换代，布线宽度将变得更窄。对于半间距为45nm 的器件，最小布线宽度为大约70 nm。在这种情况下，仅仅考虑到覆盖膜的 材料和以上述方式改变覆盖膜与铜布线之间的界面的特性，不可能充分地抑 制电迁移。例如，如果用SiN来形成覆盖膜，那么与用碳化硅(SiC)或者 氮碳化硅(SiCN)来形成覆盖膜的情况相比，在覆盖膜与铜布线之间的界面 处的粘附力更强。但是，SiN的介电常数比SiC或者SiCN的介电常数高。 因此，用SiN来形成覆盖膜使器件不能高速运行。此外，如果使用如上所述的金属覆盖膜，则在覆盖膜与铜布线之间的界 面处粘附力更强，并且能够抑制铜原子的扩散。在布线上必须有选择性地形 成这样的金属覆盖膜。但是，以上述方式在新一代半导体器件的窄间距布线 上有选择性地形成金属覆盖膜并非易事。因此按照目前的情况，从批量生产 的角度来看仍然存在问题。
技术实现思路
因此， 一个可能的目的是提供一种半导体器件，其包括具有抗电迁移性 的高可靠性金属布线。另一个可能的目的是提供一种稳定地制造半导体器件的方法，该半导体 器件包括高可靠性金属布线。为了实现第一个目的，提供一种包括金属布线的半导体器件。在这种半 导体器件中，金属布线的顶部覆盖有膜，在所述膜与所述金属布线之间的界面附近所述金属布线的上部的电阻大于所述金属布线的中心部分的电阻。根据下文中的说明并结合附图，本专利技术的上述及其它目的、特点和优点 将变得显而易见，附图通过实例示出本专利技术的优选实施例。附图说明图1为示出铜布线的布线宽度与电阻率之间关系的示意图；图2为示出铜布线中颗粒尺寸分布的示意图；图3为示出铜布线结构的实例的局部示意剖视图；图4为示出经过CMP步骤后的状态的局部示意剖视图；图5为示出离子注入步骤的局部示意剖视图；图6为示出第一电镀步骤的局部示意剖视图；图7为示出热处理步骤的局部示意剖视图；图8为示出第二电镀步骤的局部示意剖视图；图9为示出铝布线结构的实例的局部示意剖视图；图IOA为示出形成层间电介质和硬掩模的步骤的局部剖视图；图10B为示出形成沟槽的步骤的局部示意剖视图；图IOC为示出阻挡金属等的步骤的局部示意剖视图；图IOD为示出电镀步骤的局部示意剖视图；图IOE为示出第一CMP步骤的局部示意剖视图；图10F为示出形成第一覆盖膜等的步骤的局部示意剖视图；图IOG为示出形成通孔(viahole)和沟槽的步骤的局部示意剖视图；图IOH为示出经过电镀步骤后的状态的局部示意剖视图；图IOI为示出第二CMP步骤的局部示意剖视图；图IOJ为示出形成第二覆盖膜等的步骤的局部示意剖视图。具体实施方式以下参照附图详细描述本专利技术的实施例。 首先描述铜布线的结构和特性。先形成不同形状的铜布线，并准确测量这些铜布线的电阻。此外，还要 准确测量这些铜布线的布线宽度和布线高度并计算出电阻率。此外，通过改变形成这些铜布线时形成铜膜的条件，并改变这些铜布线的布线宽度和布线 高度，可改变构成这些铜布线的铜颗粒的颗粒尺寸。通过透射电子显微镜(TEM)方法或者电子反向散射图案(EBSP)方法测量铜颗粒的颗粒尺寸。图l为示出铜布线的布线宽度与电阻率之间关系的示意图。图1中，横 轴表示布线宽度(nm)，纵轴表示电阻率(//Q.cm)。此外，图1中还示出 利用下述的模型进行拟合得到的拟合曲线A、 B和C。如图l所示，铜布线的电阻率取决于构成铜布线的铜颗粒的颗粒尺寸。 当布线宽度为几百nm时，铜布线的电阻率开始增大。当布线宽度为100nm 或更小时，铜布线的电阻率显著增大。图1中，采用三个不同的值(约213nm、 230 nm和256 nm (布线宽度为1////0 )作为平均颗粒尺寸。即使布线宽度 相同，随着颗粒尺寸减小，电阻率变得更大。为了分析上述结果，采用膜表面散射模型(F-S Model; E. H. Sondheimer， The Mean Free Path of Electron in Metals ， Adv. Phys. (1952))和考虑了颗 粒边界处散射的模型(M-S Model; A. F. Mayadas， Electrical-Resistivity Model for Poly crystalline Films: the Case of Arbitrary Reflection at External Surfaces ， Phys. Rev. B (1970)，第1巻第1382页本文档来自技高网...
【技术保护点】
一种半导体器件，包括金属布线，所述金属布线的顶部覆盖有膜，在所述膜与所述金属布线之间的界面附近所述金属布线的上部的电阻高于所述金属布线的中心部分的电阻。
【技术特征摘要】
JP 2007-2-15 2007-0349971、一种半导体器件，包括金属布线，所述金属布线的顶部覆盖有膜，在所述膜与所述金属布线之间的界面附近所述金属布线的上部的电阻高于所述金属布线的中心部分的电阻。2、 如权利要求1所述的半导体器件，其中，所述金属布线的上部中金 属颗粒的平均颗粒尺寸小于所述金属布线的中心部分中金属颗粒的平均颗 粒尺寸。3、 如权利要求1所述的半导体器件，其中，所述金属布线的上部制成 为非晶的。4、 如权利要求1所述的半导体器件，其中，在覆盖所述金属布线底部 的膜与所述金属布线之间的界面附近所述金属布线的下部的电阻高于所述 金属布线的中心部分的电阻。5、 如权利要求1所述的半导体器件，其中-所述金属布线的底部和侧部覆盖有难熔金属膜；以及 所述金属布线的顶部覆盖有绝缘膜。6、 如权利要求1所述的半导体器件，其中 所述金属布线的顶部和底部覆盖有难熔金属膜；以及 所述金属布线的侧部覆盖有绝缘膜。7、 如权利要求2所述的半导体器件，其中 所述金属布线的底部和侧部覆盖有难熔金属膜；以及 所述金属布线的顶部覆盖有绝缘膜。8、 如权利要求3所述的半导体器件，其中-所述金属布线的底部和侧部覆盖有难熔金属膜；以及 所述金属布线的顶部覆盖有绝缘膜。9、 如权利要求4所述的半导体器件，其中-所述金属布线的底部和侧部覆盖有难熔金属膜；以及 所述金属布线的顶部覆盖有绝缘膜。10、 如权利要求2所述的半导体器件，其中-所述金属布线的顶部和底部覆盖有难熔金属膜；以及 所述金属布线的侧部覆盖有绝缘膜。11、 如权利要求4所述的半导体器件，其中 所述金属布线的顶部和底部覆盖有难熔金属膜；以及 所述金属布线的侧部覆盖有绝缘膜。12、 一种制造半导体器件的方法，所述半导体器件包括金属布线，所述 方法包括以下步骤在绝缘膜中形成沟槽；在形成有所述沟槽的所述绝缘膜上形成阻挡金属；通过电镀方法，先在大电流密度的条件下形成一金属膜，再在小电流密 度的条件下形成一金属膜，由此以这些金属膜填充所述沟槽；以及 在形成于所述沟槽中的所述金属膜上形成覆盖膜。13...
【专利技术属性】
技术研发人员：铃木贵志，北田秀树，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。