用于形成半导体器件的精细图案的方法技术

本发明专利技术公开一种形成半导体器件的精细图案的方法，所述方法包括：在包括基层的半导体基板之上形成第一光阻图案；在所述第一光阻图案的侧壁上形成交联层；除去所述第一光阻图案，以形成包括硅聚合物的精细图案；形成与所述精细图案连接的第二光阻图案；利用所述精细图案和所述第二光阻图案作为蚀刻掩模来蚀刻所述基层。结果，所述精细图案具有比最小间距更小的尺寸。

【技术实现步骤摘要】

本专利技术总的来说涉及形成具有超过光刻法极限的间距的半导体 器件精细图案的方法。
技术介绍
由于诸如计算机等信息媒体的普及，半导体器件技术已经取得 快速地进展。半导体器件必须高速操作并且具有高的存储容量。因此， 半导体器件的制造技术必须制造出具有改进的集成度、可靠度及数据 读取特征的高容量存储器件。为了提高器件的集成度，已经开发出用于形成精细图案的光刻技术。光刻技术包括使用诸如ArF (193nm)和VUV (157nm)的化学增 幅型深紫外线(DUV)光源的曝光技术、以及将适合曝光光源的光 阻材料显影的技术。半导体器件的处理速度取决于图案的线宽。举例而言，当减小图案线宽时，便会增加处理速度，从而改进器件性能。因此，根据半 导体器件的大小控制图案线宽的临界尺寸是很重要的。作为对显影光阻剂材料的替代方法，这样一种方法已经用于目前 的半导体器件制造工序中，该方法利用双重曝光和蚀刻工序来形成线宽减小的精细图案。下面参照图1说明利用双重曝光工序形成半导体器件的精细图 案的传统方法。在半导体基板之上形成基层和硬掩模膜。执行第一光刻工序以 形成第一光阻图案11，其中单元区域(cellregio本文档来自技高网...

【技术保护点】
一种形成半导体器件的精细图案的方法，所述方法包括：在包括基层的半导体基板的单元区域上形成第一光阻图案；在所述第一光阻图案的侧壁上形成交联层；除去所述第一光阻图案，以在所述单元区域上形成包括所述交联层的精细图案；形成与所述精细图案连接的第二光阻图案，所述第二光阻图案形成于所述半导体基板的外围区域上，而非所述单元区域上；以及利用所述精细图案及所述第二光阻图案作为蚀刻掩模来使所述基层图案化。

【技术特征摘要】
KR 2006-9-12 10-2006-0087854;KR 2007-6-28 10-2007-1. 一种形成半导体器件的精细图案的方法，所述方法包括 在包括基层的半导体基板的单元区域上形成第一光阻图案；在所述第一光阻图案的侧壁上形成交联层；除去所述第一光阻图案，以在所述单元区域上形成包括所述交 联层的精细图案；形成与所述精细图案连接的第二光阻图案，所述第二光阻图案 形成于所述半导体基板的外围区域上，而非所述单元区域上；以及利用所述精细图案及所述第二光阻图案作为蚀刻掩模来使所述 基层图案化。2. 根据权利要求1所述的方法，其中，所述基层选自一个群组，所述群组包括字线、位线、金属线、 及其组合。3. 根据权利要求1所述的方法，其中，形成所述交联层的步骤包括提供包括含硅聚合物和有机溶剂的聚合物组成物； 将所述聚合物组成物涂覆于所述第一光阻图案与所述基层 之上，以形成含硅聚合物层；在所述含硅聚合物层上执行曝光工序和烘烤工序，以在所 述第一光阻图案与所述含硅聚合物层之间的界面处形成所述交联层；除去在所述交联层的形成过程中所未涉及的其余含硅聚合 物层；以及全面蚀刻所述交联层，直到所述第一光阻图案的顶部露出 为止。4. 根据权利要求3所述的方法，其中， 所述有机溶剂包括C7-d。垸溶剂和Q-d。醇类。5. 根据权利要求4所述的方法，其中，所述垸溶剂选自一个群组，所述群组包括庚烷、辛垸、壬垸、 癸烷、及其混合物。6. 根据权利要求4所述的方法，其中，所述醇类选自一个群组，所述群组包括戊醇、庚醇、辛醇、 壬醇、癸醇、及其混合物。7. 根据权利要求3所述的方法，其中，所述含硅聚合物包括以所述含硅聚合物的总重量为基准含量范围为10至40wt。/。的硅。8. 根据权利要求3所述的方法，其中， 所述含硅聚合物包括可交联官能团。9. 根据权利要求8所述的方法，其中， 所述可交联官能团是环氧基。10. 根据权利要求3所述的方法，其中，所述含硅聚合物为聚硅氧烷化合物、聚硅倍半氧烷化合物、或 其混合物。11. 根据权利要求3所述的方法，其中， 所述烘烤工序在能够使所述交联层厚度均匀的温度下进行。12. 根据权利要求11所述的方法，其中， 所述烘烤工序在范围从130至20(TC的温度下进行。13. 根据权利要求3所述的方法，其中， 全面蚀刻...

【专利技术属性】
技术研发人员：郑载昌，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]