形成用于闸电极图案化的硬遮罩的方法及对应的装置制造方法及图纸

本发明专利技术是关于一种于半导体装置中形成用于闸电极图案化的硬遮罩的方法及对应的装置，该方法包括提供欲蚀刻的一多晶硅层，以及在多晶硅层上方形成一氮化物硬遮罩，其中相较于氧化硅的蚀刻率，氮化物硬遮罩对稀氢氟酸具有相对高的蚀刻率。接着使用硬遮罩图案化多晶硅层，以及可使用氢氟酸去除硬遮罩。

【技术实现步骤摘要】

本专利技术涉及一种制造半导体装置的方法，特别是涉及一种于半导体装置中使用硬遮罩图案化一或多层的形成用于闸电极图案化的硬遮罩的方法及对应的装置。
技术介绍
半导体晶圆集成电路(IC)工业已历经快速成长。于IC材料及设计的技术进展已产生ICs世代，其中每一世代具有比前一世代更小且更复杂的电路。然而，此等进展已提高处理及制造ICs的复杂性，并且为了实现此等进展，类似的发展于IC处理及制造过程中是必要的。举例来说，IC是通过使用制造方法在一基板上生成一或更多装置(例如电路元件)而形成。随着此等装置的几何减至次微米或深度次微米级，装置的不同特征的大小及形状变得具关键性。在一实例中，多晶硅通常于晶体管装置中用作闸电极。随着闸宽缩至低于100纳米，多晶硅闸结构的线边缘的粗糙度(“线边缘粗糙度”或LER)不利地影响晶体管装置的效能。特别地，LER可提供多晶硅闸不同的有效闸长度，藉以修饰晶体管效能。此修饰作用可能造成晶体管延迟时间及饱和电流(Id)的降低。一种降低LER的方法为当图案化一层多晶硅时使用SiO2氧化物硬遮罩。在典型方法中，将一多晶硅层放在一硅基板上方，该硅基板通常包括复数个绝缘区，例如填充SiO2的浅沟渠绝缘区(STI)。在使用氧化物硬遮罩图案化多晶硅后，以适用于去除SiO2的氢氟酸(HF)湿式蚀刻法去除硬遮罩。由于HF湿式蚀刻法是适用于去除SiO2，故其亦不利地影响绝缘区，例如于STI中形成凹痕。先前所述方法的一种替代方式为使用由氮化物(例如SiN或SiON)所形成的硬遮罩。因此，在图案化多晶硅之后去除硬遮罩的湿式蚀刻法(例如H3PO4)将不会不利地影响SiO2绝缘区。然而，H3PO4湿式蚀刻法具有不良的选择性，并且亦蚀刻一部分先前经图案化的多晶硅层以及硅基板。因此，因蚀刻过的多晶硅的粗糙轮廓，尤其相较于n型金属氧化物半导体(NMOS)及p型金属氧化物半导体(PMOS)，此处可能有明显的闸长度变化及其他变形。再者，基于其他理由，Si基板的蚀刻是不合宜的。因此，有必要提供一种形成硬遮罩的改良系统及方法，以图案化闸结构或图案化其他多晶硅结构。由此可见，上述现有的形成硬遮罩的方法及对应的装置在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决形成硬遮罩的方法及对应的装置存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法及形成硬遮罩的装置又没有适切的方法及结构能够解决上述问题，此显然是相关业者急欲解决的问题。有鉴于上述现有的形成硬遮罩的方法及对应的装置存在的缺陷，本专利技术人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的形成用于闸电极图案化的硬遮罩的方法及对应的装置，能够改进一般现有的形成硬遮罩的方法及对应的装置，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的目的在于，克服现有的形成硬遮罩的方法及对应的装置存在的缺陷，而提供一种新的形成用于闸电极图案化的硬遮罩的方法及对应的装置，所要解决的技术问题是使其藉以图案化闸结构或图案化其他多晶硅结构，从而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种形成半导体装置的方法，其包括以下步骤提供欲蚀刻的一多晶硅层；在该多晶硅层上方形成一氮化物硬遮罩，相较于氧化硅的蚀刻率，该氮化物硬遮罩对稀氢氟酸具有相对高的蚀刻率；使用该硬遮罩图案化该多晶硅层；以及之后去除该硬遮罩。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的方法，其中图案化该多晶硅层的步骤露出一氧化硅结构。前述的方法，其中所述的硬遮罩于稀氢氟酸中的蚀刻率大于氧化硅的3倍。前述的方法，其中所述的硬遮罩于稀氢氟酸中的蚀刻率为每分钟约100埃至每分钟约1000埃之间。前述的方法，其中形成氮化物硬遮罩的步骤包括以碳掺杂该硬遮罩。前述的方法，其中形成氮化物遮罩的步骤是利用一种选自由碳、氧、氯、硼、氢、锗及砷组成的群的掺杂物。前述的方法，其中去除硬遮罩的步骤是使用氢氟酸进行。本专利技术的目的及解决其技术问题还采用以下的技术方案来实现。依据本专利技术提出的一种制造半导体装置的闸结构的方法，其包括以下步骤提供具有至少一绝缘结构的一基板，该绝缘结构具有于稀氢氟酸中的蚀刻率小于每分钟50埃的第一材料；在该基板上方形成第一层；在该第一层上方形成一硬遮罩，该硬遮罩具有于稀氢氟酸中的蚀刻率大于每分钟100埃的第二材料；使用该硬遮罩图案化该第一层；以及使用稀氢氟酸去除该硬遮罩。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的方法，其中所述的硬遮罩是为由氮化硅形成的薄膜，且该方法包括以下步骤在形成期间掺杂碳。前述的方法，进一步包括以下步骤决定用于该硬遮罩的反射率；以及以所选用的反射率为基础，选择用于碳掺杂的流率。本专利技术目的及解决其技术问题还采用以下的技术方案来实现。依据本专利技术提出的一种半导体装置，其包括一基板；于该基板中的一浅沟渠，该浅沟渠是填充一绝缘材料，且具有无凹痕的一顶面，并且其中该浅沟渠是于该基板中定位，使得其在制造该半导体装置期间，于一硬遮罩去除过程中一度露出；以及一图案化多晶硅层，该图案化多晶硅层具有相当平滑及笔直的侧边，并且其中该侧边经定位，使得其在制造该半导体装置期间，于该硬遮罩去除过程中一度露出。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的半导体装置，其中所述的绝缘材料为对稀氢氟酸具有相对低蚀刻率的氧化硅。综上所述，本专利技术特殊的形成用于闸电极图案化的硬遮罩的方法及对应的装置，藉以图案化闸结构或图案化其他多晶硅结构。其具有上述诸多的优点及实用价值，并在同类方法中未见有类似的设计公开发表或使用而确属创新，其不论在方法上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的形成硬遮罩的方法及对应的装置具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图说明图1至图4是依照本专利技术一具体例形成的半导体装置的断面图。图5是比较用于形成氮化物硬遮罩的沉积温度对氮化物遮罩于稀氢氟酸中的对应的蚀刻率的图。图6是比较用于形成氮化物硬遮罩的沉积温度和碳气体流率对氮化物遮罩的对应的反射率的图。10金属氧化物半导体场效晶体管(MOSFET)12基板 14绝缘特征16闸氧化物层18多晶硅层18a露出缘 20硬遮罩22光阻 30第一蚀刻程序32第二蚀刻程序 34氢氟酸蚀刻104第二曲线 102第一曲线具体实施方式为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本专利技术提出的形成用于闸电极图案化的硬遮罩的方法及对应的装置其具体实施方式、方法、步骤、结构、特征及其功效，详细说明如后。应了解以下说明书提供许多不同的具体例或实施例，以完成本专利技术的不本文档来自技高网...

【技术保护点】
一种形成半导体装置的方法，其特征在于其包括以下步骤：提供欲蚀刻的一多晶硅层；在该多晶硅层上方形成一氮化物硬遮罩，相较于氧化硅的蚀刻率，该氮化物硬遮罩对稀氢氟酸具有相对高的蚀刻率；使用该硬遮罩图案化该多晶硅层；以及 之后去除该硬遮罩。

【技术特征摘要】
US 2004-10-13 10/964,8411.一种形成半导体装置的方法，其特征在于其包括以下步骤提供欲蚀刻的一多晶硅层；在该多晶硅层上方形成一氮化物硬遮罩，相较于氧化硅的蚀刻率，该氮化物硬遮罩对稀氢氟酸具有相对高的蚀刻率；使用该硬遮罩图案化该多晶硅层；以及之后去除该硬遮罩。2.根据权利要求1所述的方法，其特征在于其中图案化该多晶硅层的步骤露出一氧化硅结构。3.根据权利要求1所述的方法，其特征在于其中所述的硬遮罩于稀氢氟酸中的蚀刻率大于氧化硅的3倍。4.根据权利要求1所述的方法，其特征在于其中所述的硬遮罩于稀氢氟酸中的蚀刻率为每分钟约100埃至每分钟约1000埃之间。5.根据权利要求1所述的方法，其特征在于其中形成氮化物硬遮罩的步骤包括以碳掺杂该硬遮罩。6.根据权利要求1所述的方法，其特征在于其中形成氮化物遮罩的步骤是利用一种选自由碳、氧、氯、硼、氢、锗及砷组成的群的掺杂物。7.根据权利要求1所述的方法，其特征在于其中去除硬遮罩的步骤是使用氢氟酸进行。8.一种制造半导体装置的闸结构的方法，其特征在于其包括以下步骤提...

【专利技术属性】
技术研发人员：陈建豪，陈嘉仁，李资良，陈昭成，陈世昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]