一种增强保护电路过电流能力的放电单元及其制作方法技术

技术编号:3175173 阅读:186 留言:0更新日期:2012-04-11 18:40
本发明专利技术提供了一种增强保护电路过电流能力的放电单元,它由达林顿结构的复合晶体管组成,具有一个输入端和一个输出端;输入端与焊盘连接,输出端与放电总线/电源总线连接。放电单元由两个NPN/PNP型双极型达林顿结构的复合晶体管以及两个电阻组成;两NPN型晶体管的放电单元制作中可采用阱隔离制作放电单元中两个电阻可有效提高放电单元中两个电阻的阻值,同时可增大NPN双极型晶体管发射极和集电极面积提高放电单元的放大效率;两PNP晶体管放电单元的制作中可采用阱或浅槽隔离两PNP管的集电极。该保护电路采用了达林顿结构的复合管放电单元以及其巧妙的制作方法,增强了保护电路的过电流能力和放电效率。

【技术实现步骤摘要】

本专利技术涉及静电放电(ESD)保护电路的设计领域,尤其涉及一种增强保护 电路过电流能力的放电单元及其制作方法。
技术介绍
在集成电路芯片的制造工艺和最终的系统应用中,都会出现静电放电 (Electrostatic discharge ESD )的事件。这种静态瞬间放电的相关能量极有可能 破坏当前集成电路芯片中的脆弱器件。外部端子或焊盘(PAD)是集成电路芯片 与外界之间的连接点,因此作为ESD的通路。作用于一个焊盘的ESD可能会把 很高的电压耦合到与此焊盘连接的集成电路芯片的内部器件中去,导致某些脆 弱的器件被破坏。因此在封装时的集成电路芯片每个与外部连接的焊盘都需要 装保护电路。通常ESD模式有四种放电总线VSS接地,电源总线浮置,焊盘上施加了 正脉沖(PS模式);放电总线VSS接地,电源总线浮置,焊盘上施加了负脉沖 (NS模式);电源总线接地,放电总线VSS浮置,焊盘上施加了负脉冲(ND 模式);电源总线接地,放电总线VSS浮置,焊盘上施加了正向脉沖(PD模式)。典型的芯片焊盘上保护电路,请参阅图1。集成电路芯片l与外部连接的焊 盘2的保护电路由一栅极接电源总线VDD的PMOS管和栅极接放电总线VSS 的NMOS管组成。这种典型的保护电路的原理是通过触发保护电路PMOS和 NMOS寄生的双极晶体管来形成ESD的电流回路,避免ESD产生的大电流破坏 与焊盘2的连接的集成芯片内部脆弱部件。然而这种寄生双极晶体管的过电流 能力较差,在遇到较大的静电放电电流时,这种寄生双极晶体因其较差的过电 流承受能力,仍然会使部分静电放电电流通过集成电路芯片1的内部器件形成 回路,导致此回路中集成芯片1中脆弱器件被破坏
技术实现思路
本专利技术的目的在于提供,可解决目前的ESD保护电路的过电流能力较差导致集成电路芯片的内部 脆弱器件被破坏的问题。本专利技术的增强保护电路过电流能力的放电单元,保护电路与集成电路芯片 的焊盘连接,具有电源总线和放电总线。放电单元包括达林顿结构的复合晶体 管,具有一个输入端和一个输出端;输入端与焊盘连接,输出端与放电总线/电 源总线连接。放电单元由第一 NPN型双极型晶体管和第二 NPN型双极型晶体管组成达 林顿结构的复合晶体管,第一电阻以及第二电阻组成。NPN双极型晶体管包括 基极,发射极和集电极。第一NPN管的基极与第二NPN管的基极通过第一电 阻连接之后通过第二电阻与放电总线连接;放电单元的输入端为两个NPN管的 集电极,放电单元的输出端为第二NPN管的发射极,并与放电总线进行连接。放电单元由第一 PNP型双极型晶体管和第二 PNP型双极型晶体管组成达林 顿结构的复合晶体管,第三电阻组成,PNP双极型晶体管包括基极,发射极和 集电极;第一PNP管的基极通过第三电阻与电源总线进行连接,第一PNP管的 发射极与第二 PNP管的基极连接;放电单元的输入端为第二 PNP管的发射极, 输出端为第一和第二 PNP管的集电极并与电源总线进行连接。放电单元由第一 PNP型双极型晶体管和第二 PNP型双极型晶体管组成达林顿结构的复合晶体 管,第三电阻和第四电阻组成。第一PNP管的基极通过第四电阻与第二PNP管 的基极连接后通过第三电阻与电源总线进行连接;放电单元的输入端为第二 PNP管的发射极,输出端为第一和第二 PNP管的集电极并与电源总线进行连接。本专利技术保护电路放电单元的制作方法,它包括在提供的衬底上制作P阱和N 阱,制作N型和P型掺杂区作为引线区或晶体管的集电极和发射极,利用浅槽 隔离对所述掺杂区隔离。放电单元为两个NPN双极型iii木顿结构的复合晶体管 或两个PNP双极型达林顿结构的复合晶体管。当放电单元为第一 NPN双极型晶 体管和第二 NPN双极型晶体管组成达林顿结构的复合晶体管时,放电单元的输 出端为所述第二NPN管的发射极,所述第一NPN双极型晶体管的P型基极与 作为P型基极引线区的P型掺杂区采用N型阱隔离;^:电单元的输入端为所述 第一NPN管和第二NPN管的集电极,采用N阱或者所述浅槽隔离将所述两NPN 管的集电极隔离。当放电单元为两PNP双极型达林顿结构的复合晶体管时,放 电单元的输出端为两PNP管的集电极,采用所述P阱或所述浅槽隔离进行隔离。 与目前的保护电路相比,本专利技术保护电路的放电单元通过釆用达林顿结构 的复合管作为放电单元,可有效地增强保护电路的过电流能力,同时通过阱隔 离或浅槽隔离达到制作衬底电阻或阱电阻的目的,可有效增大放电单元中电阻 的阻值,达到小的电流就可让放电单元导通的目的。同时阱隔离的制作可有效 增大放电单元的放电效率。附图说明图l是现有保护电路结构示意图。图2是本专利技术包括两NPN双极晶体管的保护电路放电单元结构示意图。图3是本专利技术包括两PNP双极晶体管的保护电路;^文电单元结构示意图。图4是本专利技术包括两PNP双极晶体管的保护电路放电单元另一种结构图。图5是图2中放电单元结构制作的剖面图。图6是图2中放电单元结构另一种制作的剖面图。图7是图3中放电单元结构制作的剖面图。图8是图4中放电单元结构制作的剖面图。图9是放电单元在保护电路中应用的示意图。具体实施方式本专利技术的增强保护电路过电流能力的放电单元,该放电单元结构请参阅图 2。放电单元为复合晶体管组成的达林顿管结构。图2所示的放电单元包括第一 NPN双极型晶体管T,和第二 NPN双极型晶体管T2组成达林顿结构的复合晶体 管,第一电阻R1以及第二电阻R2。 NPN晶体管具有集电极,基极和发射极三 端。该放电单元的输入端nl为1\管和T2管的集电极,与焊盘连接;该放电单 元的输出端n2为第二NPN双极型T2管的发射极,并与力文电总线VSS进行连接。 第一晶体管T,的基极通过第一电阻Rl与第二晶体管T2基极连接后,通过第二 电阻R2与it电总线连4妾。图3所示的放电单元包括第一 PNP双极型晶体管T3和第二 PNP双极型晶 体管T4组成达林顿结构的复合晶体管,第三电阻R3以及第四电阻R4。 PNP晶 体管具有集电极,基极和发射极三端。由图3可看出,;改电单元的输入端n4为 第二晶体管T4管的发射极与焊盘进行连接;放电单元的输出端为第一晶体管T3 和第二晶体管丁4管的集电极与电源总线VDD进行连接。图3中第一晶体管T3 的基极通过第三电阻R3与电源总线VDD进行连接,T3的发射极与第二晶体管 T4管的基极连接。放电单元也可采用如图4所示的连接,第一晶体管T3的基极 通过第四电阻R4与第二晶体管T4的基极连接后通过第三电阻R3与电源总线进 行连接。本专利技术的保护电路的制作方法,以图2 i文电单元的制作为例,请参阅图5。 它包括在提供的P型衬底7上制作N阱41和P阱61 、 62。在阱上制作W掺杂 区31、 32、 33和34与P+掺杂区51和52。 N掺杂区31作为T,管的发射极, N^參杂区32作为T,管的集电极,NT掺杂区33为丁2管的集电极,W掺杂区34 为T2管的发射极。P+掺杂区51为T!管的基极P阱62的引线区。P+掺杂区52 为T2管基极P阱62的引线区。放电单元为第一 NPN双极型晶体管T!和第二 NPN双极型晶体管T2管组成 达林顿结构的复合晶体管。放电单元的输出端n2为第二NPN晶体管L的发射 极。第一本文档来自技高网
...

【技术保护点】
一种增强保护电路过电流能力的放电单元,所述保护电路具有电源总线和放电总线,与集成电路芯片的焊盘连接,其特征在于,所述放电单元包括达林顿结构的复合晶体管,具有一个输入端和一个输出端;所述输入端与所述焊盘连接,所述输出端与放电总线/电源总线连接。

【技术特征摘要】
1、一种增强保护电路过电流能力的放电单元,所述保护电路具有电源总线和放电总线,与集成电路芯片的焊盘连接,其特征在于,所述放电单元包括达林顿结构的复合晶体管,具有一个输入端和一个输出端;所述输入端与所述焊盘连接,所述输出端与放电总线/电源总线连接。2、 如权利要求1所述的放电单元,其特征在于,所述放电单元由第一 NPN型 双极型晶体管和第二NPN型双极型晶体管组成达林顿结构的复合晶体管,第一 电阻以及第二电阻组成;所述第一 NPN管的基极与第二 NPN管的基极通过所 述第一电阻连接之后通过所述第二电阻与放电总线连接;所述放电单元的输入 端为两个NPN管的集电极,所述放电单元的输出端为第二 NPN管的发射极并 与放电总线进行连接。3、 如权利要求1所述的放电单元,其特征在于,所述放电单元由第一PNP型双 极型晶体管和第二PNP型双极型晶体管组成达林顿结构的复合晶体管,第三电 阻组成,;第一PNP管的基极通过所述第三电阻与电源总线进行连接,所述第一 PNP管的发射极与第二 PNP管的基极连接;所述放电单元的输入端为第二 PNP 管的发射极,所述输出端为第一和第二PNP管的集电极并与电源总线进行连接。4、 如权利要求1所述的放电单元,其特征在于,所述放电单元由第一PNP型双...

【专利技术属性】
技术研发人员:单毅
申请(专利权)人:上海宏力半导体制造有限公司
类型:发明
国别省市:31[中国|上海]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利