静电放电电路及使静电电流耗散的方法技术

一种在第一焊盘和第二焊盘之间的静电放电电路，包括：一静电放电电路元件，包括双极晶体管路径和电阻器路径，该静电放电电路元件通过双极晶体管路径和电阻器路径交替地使静电电流放电。本发明专利技术还涉及一种使由静电放电事件引起的静电电流耗散的方法，包括通过双极晶体管路径和电阻器路径交替地使静电电流放电。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
电气过应力或EOS是指由于过量电压、电流和/或功率而引起的电路毁坏。制造线上被测试或其已经投入使用。简单的承插违反动作、例如电路定向 错误和移位能引起EOS损坏，尤其是在要用于电源管脚的电压将施加给应 力敏感的或功率受限的管脚的条件下。在激励源中不适当的激励设置或电 压尖脉冲也是EOS损坏的常见原因。EOS损坏不总是明显的。 一些EOS事件根本就没有留下明显的物理现 象。即使没有观察到物理异常，这类EOS事件也仍然能反映出受影响的元 件功能丧失。微弱的EOS事件也可能出现，仅仅改变了受影响元件的参数 性能，但是仍然影响了电路的整体性能。静电放电(ESD)和闭锁是EOS的两种特殊情况。静电放电(ESD)是通过一般为绝缘体的材料的电流瞬时流动。绝缘 体两端的大电势差可以产生一强电场，其把材料的原子转变成使传导电流 的离子。相互接触时通常所导致的在两个物体之间静电电荷的单次发生的快速转移。因为集成电路由例如硅的绝缘材料制成，其如果暴露于高压下能被击 穿，所以ESD是在半导体工业中器件失效的主要原因。集成电路的制造商和用户必须采取预防措施来避免和/或解决ESD。当充电的器件得以接触其它器件、例如集成电路时，尤其是当集成电 路的部分连接至含有地的电源时，累积的静电电荷可以迅速释放。静电放 电通过引起集成电路内氧化物或其它薄膜的电介质击穿而可以造成对集成 电路的损坏。电介质击穿是指电介质层的破坏，通常是由跨接电介质层的过度电势 差或电压所引起的。电介质击穿可以表现为在击穿点处的短路或漏电。Si02击穿被认为是由电荷注入引起的，并可以分解成两个阶段。在第 一阶段期间，由于外加跨接其的电压的结果,电流开始流过氧化物。由于电 荷被捕获在氧化物中，那么就形成了高电场/高电流区。最终，这些异常区 达到第二阶段、即氧化物加热并使更大的电流流动的临界点。这产生了快速导致氧化物物理毁坏的电和热失控。由集成电路中p-n结的反向击穿引起的、高于导通集成电路的相对小 的面积的正常水平也可以造成集成电路损坏。闭锁属于失效机理，其中寄生闸流晶体管(例如寄生硅可控整流器， 或SCR)无意地产生在电路内， 一旦电流被意外地触发或导通，引起大电 流量连续流过电路。取决于所包含的电路，由该机理产生的电流流动的量 可能足够大到足以造成器件由于电气过应力(EOS)而永久损坏。SCR是三端、四层的p-n-p-n器件，其基本上包括PNP晶体管和NPN 晶体管。在正常状态下SCR截止，但一旦在其栅极处被触发，将按一个方 向(从阳极到阴极)导通电流，而且只要通过其的电流停留在保持电平以 上就将这样连续地导通电流。触发PNP晶体管的发射极导通使电流注入进 NPN晶体管的基极。这样驱动了 PNP晶体管导通，其进一步使NPN晶体 管的发射极-基极结正向偏置，使NPN晶体管把更多的电流馈送进PNP晶 体管的基极。从而，NPN晶体管和PNP晶体管相互馈送电流使它们都保持能使寄生闸流晶体管触发成闭锁状态的事件包括过量的电源电压、I/O 管脚处的电压超过电压干线一个以上的二极管压降、多电源电压的不适当 的排序、以及各种尖峰脉冲和瞬变现象。 一旦触发导通，那么产生的电流 流量可以取决于沿电流路径的电流限制因素。在不能充分限制电流的情况 下，可能出现EOS损坏、例如金属烧断(metal bum-out)。图1示例了用于控制ESD的传统的SCR。如图1中所示例的，传统的 SCR可以包括例如n型的第一扩散层2、例如p型的第二扩散层4、例如n 型的第三扩散层6和例如p型的第四扩散层8。传统的SCR还可以包括n 阱10、p阱12、例如VDD焊盘的第一焊盘13和例如Vss焊盘的第二焊盘14。如图1中所示，pnpn SCR有效地连接在被保护线和电源、即VDD和 Vss的每个端子之间。SCR基本上包括第一 pnp双极晶体管Ql和第二 npn 双极晶体管Q2。如图1中所示，pnp双极晶体管Ql的发射极(例如，第二 扩散层4 )和npn双极晶体管Q2的集电极(例如，第一扩散层2 )连接端 子之一，例如第一焊盘13。 npn双极晶体管Q2的发射极(例如，第三扩散 层6 )和p叩双极晶体管Ql的集电极(例如，第四扩散层8 )可以连接另 一端子，例如第二焊盘14。如图1中所示，叩n双极晶体管Q2的基极可以 具有与pnp双极晶体管Ql的集电极相同的扩散(例如，p阱12),而p叩 双极晶体管Ql的基极可以具有与叩n双极晶体管Q2的集电极相同的扩散 (例如，n阱10)。如上所述，传统的SCR是一常闭状态器件，处于闭塞状态(blocking state),其中可忽略不计的电流在其中流动。在其常闭状态下，传统的SCR 阻止了电源之间的高阻抗路径。在ESD事件期间，例如，当第一焊盘13处于高电压而第二焊盘M接 地时，用于ESD电流的电路路径可以通过构成SCR的两个双极晶体管Ql 、 Q2沿分离的路径、例如p叩路径和npn路径形成从VDD至VSS的轨迹。 电流注入叩n双极晶体管Q2的基极，其引起p叩双极晶体管Ql的基极-发射极结中的电流流动。这种电流流动使pnp双极晶体管Ql导通，使进一 步电流注入npn双极晶体管Q2的基极。这种现象称为正向反馈状态， 其从低阻抗放电通道推动SCR进入正反馈模式以安全地分流ESD电流。图2示例了两种传统的ESD保护器件的一个范例ESD特性曲线，这两 种传统的ESD保护器件包括如曲线A所示例的在图1中描述的传统SCR 和如曲线B所示例的传统pn 二极管。如图2A中所示，用于传统的SCR 的ESD特性曲线包括三个明显不同的部分1-3。在部分l中，在ESD应力 状态下，电压V小于端子电压V「，其导致高阻抗状态，其中增加了n阱0 的电势。在部分2的起始处，V=VT，结击穿(或雪崩击穿)出现在共用集电极-基极结处。雪崩产生的空穴升高了 p阱12电势，而雪崩产生的电子升高了n阱10的电势，其导通了 npn和pnp双极晶体管。npn和pnp晶体管中的那一个首先导通取决于电阻器Rl和R2的值和 两个双极晶体管的电流增益。当电压尖脉沖激活 一对双极晶体管中的 一 个 时，出现了闭锁，其使电路和大正向反馈结合。结果，大电流可通过集电 极流出。随着SCR换到导通，，状态，可以使I/O焊盘电压箝位到安全的 保持电压。这导致电压急剧减少到保持电压、即电压VH，如图2的曲线A 的部分2中所示。在部分3中，如果电流流入持续或施加高于V,的电压在焊盘上，这样 就产生了低阻抗状态。由于触发的结果，闭锁可以限定为电源线之间低阻 抗路径的产生。在这种状态下，可能存在过量电流流动并且器件可以进入 热击穿。器件温度可以增加到一种程度，使得热载流子产生足够高以支配 导通过程。因为在部分3中的电流太高，所以在半导体器件中可以出现局 部热损坏。曲线A的部分3中所示的不可控的电流增加是伴随传统的SCR 器件的问题。曲线B示例了传统的pn 二极管的ESD特性曲线。如曲线B的部分中所示，电流增加很慢；结果，传统的pn二极管不适合于大电流的瞬时放电。
技术实现思路
本专利技术的范例实施例针对一种静电放电电路，包括连接第 一焊盘的第 一导电类型的第一阱、连接第二焊盘的第一导电类型的第二阱和连接第一 本文档来自技高网...

【技术保护点】
一种使由静电放电事件引起的静电电流耗散的方法，包括：　通过双极晶体管路径和电阻器路径交替地使静电电流放电。

【技术特征摘要】
KR 2005-2-7 11296/05;US 2005-8-11 11/201,3651、一种使由静电放电事件引起的静电电流耗散的方法，包括通过双极晶体管路径和电阻器路径交替地使静电电流放电。2.如权利要求l的方法，其中通过双极晶体管路径交替地使静电电流 放电包括，引导电流流过至少两个双极晶体管，以产生正向反馈条件来形成低阻 抗放电通道，用于分流静电电流。3.如权利...

【专利技术属性】
技术研发人员：全灿熙，金汉求，张成必，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]