半导体组件封装结构及其方法技术

本发明专利技术是提供一种半导体组件封装结构，包含一上表面具有至少一预形成的晶粒容纳凹槽以及端点金属接垫的衬底。至少一第一晶粒是配置于上述晶粒容纳凹槽之内。一第一介电层是形成于第一晶粒与衬底之上并填满于第一晶粒以及衬底间的间隙，用以吸收其中的热机械应力（ｔｈｅｒｍａｌ　　ｍｅｃｈａｎｉｃａｌ　　ｓｔｒｅｓｓ）。一第一重布层（ＲＤＬ）是形成于第一介电层之上并耦合至第一晶粒。一第二介电层是形成于第一重布层之上，而一第二晶粒是配置于第二介电层之上，并由具有通孔在其上的粘合膏（ｃｏｒｅ　　ｐａｓｔｅｓ）环绕于其周围。一第二重布层是形成于上述粘合膏之上以填满上述通孔，而一第三介电层是形成于第二重布层之上。

【技术实现步骤摘要】

本专利技术是关于一种半导体组件封装结构，特别是关于一种具有良好热膨胀系数匹配(good CTE matching)的半导体组件多晶封装结构及其方 法，此多晶封装结构可避免于制程期间产生的晶粒移位以及翘曲问题进而 简化制程。
技术介绍
近年来，高科技电子制造工业推出了更多丰富功能及人性化的电子产 品。半导体科技的高速发展引导了众多的进展，如半导体封装尺寸的缩减、多针脚(multi-pin)的采用、微间距(fine pitch)的采用以及电子组件的小型化(minimization)等。晶圆级封装(Wafer Level Package,WLP)的目的以及优点包含了减少制造成本、降低由较短导线径(conductive line path)所产生的寄生电容(parasitic capacitance) 及寄生电感(parasitic inductance)效应、及取得较佳的信号噪声比(Signal to Noise Ratio, SNR)。在半导体组件的领域中，组件的密度是不断的增加而组件的尺寸则持续縮小。为了符合上述情形，高密度组件的封装技术或连接技术的需求也持续增长。 一般来说，在覆晶本文档来自技高网...

【技术保护点】
一种半导体组件封装结构，其特征在于，包含：一衬底、具有至少一预设的晶粒容纳凹槽及端点接垫形成于该衬底的上表面内及其上；至少一第一晶粒配置于该晶粒容纳凹槽内；一第一介电层形成于该第一晶粒及该衬底上并填满该第一晶粒及该衬底的间隙用以吸收其中的热机械应力；一第一重布层形成于该第一介电层上并耦合至该第一晶粒；至少一第二介电层形成于该第一重布层上；一第二晶粒配置于该第二介电层上并由其上具有通孔的粘合膏环绕于其周围；一第二重布层形成于该粘合膏上并填入该通孔；以及一第三介电层形成于该第二重布层上；其中该第一晶粒及该第二晶粒分别具有多个接垫耦合至该第一重布层及该第二重布层并由该通孔而互相达成电性连接。

【技术特征摘要】
US 2007-3-8 11/715,3581、一种半导体组件封装结构，其特征在于，包含一衬底、具有至少一预设的晶粒容纳凹槽及端点接垫形成于该衬底的上表面内及其上；至少一第一晶粒配置于该晶粒容纳凹槽内；一第一介电层形成于该第一晶粒及该衬底上并填满该第一晶粒及该衬底的间隙用以吸收其中的热机械应力；一第一重布层形成于该第一介电层上并耦合至该第一晶粒；至少一第二介电层形成于该第一重布层上；一第二晶粒配置于该第二介电层上并由其上具有通孔的粘合膏环绕于其周围；一第二重布层形成于该粘合膏上并填入该通孔；以及一第三介电层形成于该第二重布层上；其中该第一晶粒及该第二晶粒分别具有多个接垫耦合至该第一重布层及该第二重布层并由该通孔而互相达成电性连接。2、 如权利要求l所述的半导体组件封装结构，其特征在于，其中还 包含由该第一重布层及第二重布层耦合至该第一晶粒及该第二晶粒的连 接金属。3、 如权利要求l所述的半导体组件封装结构，其特征在于，其中还 包含一覆盖层形成于该衬底的下表面上。4、 如权利要求l所述的半导体组件封装结构，其特征在于，其中还 包含多个焊锡凸块形成于该连接金属上。—5、 如权利要求1所述的半导体组件封装结构，其特征在于，其中还包含一第一晶粒粘着材料形成于该第一晶粒及该衬底之间。6、 如权利要求5所述的半导体组件封装结构，其特征在于...

【专利技术属性】
技术研发人员：杨文焜，许献文，
申请(专利权)人：育霈科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]