具有多晶粒并排配置的半导体组件封装结构及其方法技术

本发明专利技术提供一种具有晶粒容纳通孔及连接通孔结构的半导体组件封装，包含一具有晶粒容纳通孔、连接通孔结构及第一接触垫的基底。一具有第一连接垫的第一晶粒及一具有第二连接垫的第二晶粒分别配置于晶粒容纳通孔内。一第一黏着材料形成于第一晶粒及第二晶粒下，而第二粘着材料填满于第一晶粒及晶粒容纳通孔侧壁的间隙内，以及第二晶粒及晶粒容纳通孔侧壁的间隙内。更进一步，形成接合线（ｂｏｎｄｉｎｇ　　ｗｉｒｅｓ）以耦合第一连接垫与第一接触垫，以及耦合第二连接垫与第一接触垫。一介电层形成于接合线、第一晶粒、第二晶粒以及基底上。第二接触垫形成于基底的下表面以及连接通孔结构下。

【技术实现步骤摘要】

本专利技术是关于一种半导体组件封装结构，特别是关于一种具有晶粒容 纳通孔及连接通孔的半导体组件封装结构及其方法，此结构可缩减封装尺 寸并改善产品质量及可靠度。
技术介绍
近年来，高科技电子制造工业推出了许多丰富功能及人性化的电子产 品。半导体科技的快速发展引领了众多的快速进展，如半导体封装尺寸的縮减、多针脚(multi-pin)的采用、微间距(finepitch)的采用以及电子组件的 小型化(minimization)等。硅片级封装(Wafer Level Package, WLP)的目的以 及优点包含了减少制造成本、降低由较短导线径(conductive line path)所产 生白勺寄生电容(parasitic capacitance)及寄生电感(parasitic inductance)效应、 及取得较佳的讯号噪声比(Signal to Noise Ratio, SNR)。由于一般封装技术必须先将硅片上的晶粒分割为个别晶粒，而后将晶 粒分别封装，因此上述技术的工艺十分费时。由于晶粒封装技术受到集成 电路的发展高度影响，因此当电子组件的尺寸要求越来越高时，封装技术 的要求也越本文档来自技高网...

【技术保护点】
一种半导体组件封装结构，包含：一具有晶粒容纳通孔及连接通孔结构的基底；第一接触垫形成于该基底的上表面及第二接触垫形成于该基底的下表面，其中该第二接触垫形成于该下表面的边缘区域；一具有第一连接垫的第一晶粒及一具有第二连接垫的第二晶粒分别配置于该晶粒容纳通孔内；一接合电路形成于该上表面用以耦合互接垫及该第一接触垫，该互接垫形成于该第一晶粒与该第二晶粒之间及该第二晶粒的侧边；一第一黏着材料形成于该第一晶粒及该第二晶粒下；一第二黏着材料填满于该第一晶粒与该基底的该晶粒容纳通孔侧壁的间隙内，及填满于第二晶粒与该基底的该晶粒容纳通孔侧壁的间隙内；接合线耦合该第一连接垫与该第一接触垫，及耦合该第二连接垫与该...

【技术特征摘要】
US 2007-4-11 11/783,6291. 一种半导体组件封装结构，包含一具有晶粒容纳通孔及连接通孔结构的基底；第一接触垫形成于该基底的上表面及第二接触垫形成于该基底的下表面，其中该第二接触垫形成于该下表面的边缘区域；一具有第一连接垫的第一晶粒及一具有第二连接垫的第二晶粒分别配置于该晶粒容纳通孔内；一接合电路形成于该上表面用以耦合互接垫及该第一接触垫，该互接垫形成于该第一晶粒与该第二晶粒之间及该第二晶粒的侧边；一第一黏着材料形成于该第一晶粒及该第二晶粒下；一第二黏着材料填满于该第一晶粒与该基底的该晶粒容纳通孔侧壁的间隙内，及填满于第二晶粒与该基底的该晶粒容纳通孔侧壁的间隙内；接合线耦合该第一连接垫与该第一接触垫，及耦合该第二连接垫与该第一接触垫；且一介电层形成于该接合线、该第一晶粒、该第二晶粒及该基底上。2、 如权利要求1所述的结构，其中，包含复数导电凸块形成于该下 表面并耦合至该第二接触垫；其中该复数导电凸块由该通孔结构与该第一 连接垫及该第二连接垫形成电性连接。3、 如权利要求1所述的结构，其中，包含一金属或导电层形成于该 基底的该晶粒...

【专利技术属性】
技术研发人员：杨文焜，林殿方，
申请(专利权)人：育霈科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]