半导体封装及层叠型半导体封装制造技术

半导体封装是由半导体装置芯片和具有热可塑性的绝缘树脂层的可挠性基板构成的。设置在可挠性基板上的电极与上述半导体装置芯片规定的电极连接，并且由热可塑性绝缘树脂层密封，而且上述可挠性基板可弯曲，在电极形成面和其它面上设置电极。该可挠性基板中配线被多层化，在可挠性基板的弯曲部分或包含弯曲部分的区域形成槽，或者，形成配线层数不同的薄层部，在半导体装置安装部形成凹部。并且，在规定位置弯曲上述可挠性基板，形成不依赖上述半导体装置芯片的外形尺寸的半导体封装。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是涉及薄型半导体封装和3维层叠的半导体封装，特别是涉及 将可以不依赖于半导体装置的输入输出端子数、可容易地进行封装的封装 结构进行改良的半导体封装和层叠型半导体封装。
技术介绍
图22 25是表示特开平8—335663号公报所记载的以往的半导体封 装的剖视图。图22所示的半导体装置，配线图案505的两面上层叠了绝 缘膜510的转接基板502的电极焊盘504和半导体芯片501的电极，用导 体503连接后，在转接基板502和半导体芯片501之间插入绝缘树脂509， 此外，转接基板502从半导体芯片501的侧面弯曲到背面，在半导体芯片 501的背面，通过在半导体芯片501的背面、露出芯片表面的区域涂覆绝 缘树脂509将转接基板502粘接到半导体芯片501上。由此得到由半导体 芯片501构成的和裸芯片几乎相同大小的小型半导体封装。在该半导体装 置中，转接基板502和半导体芯片501的表面用起粘接剂作用的绝缘树脂 509粘接。另外，图23是将图22所示的半导体装置用焊锡凸块507为连接材料 进行层叠的装置，是和裸芯片几乎相同大小的小型3维半导体装置。另外，图24是表示将该3维半导体装置安装在母板基板511上状态 的剖视图。此外，图25是在连接该母板基板511上安装了 3维半导体装置的母 板基板511和连接最下层的半导体装置的焊锡凸块507周围填充底层填充 树脂508的产品。图26 29是表示特开2001 —196504号公报所记载的以往的其他半导 体装置的剖视图。该半导体装置是将配线图案505的两面被覆着热可塑性 绝缘树脂512的柔性转接基板(可挠性基板)506的电极焊盘504和半导 体芯片501的电极由导体503连接后，边加热边弯曲柔性转接基板(可挠 性基板)506，使其粘接到半导体的侧面和背面，作为和裸芯片几乎相同 大小的小型半导体封装。该半导体装置和图22所示的半导体装置的大的不同之处在于在转接 基板的绝缘体使用热可塑性树脂。转接基板506自身具有粘接性，同时， 由于一加热弹性系数变小，因此弯.曲基板和芯片连接的工艺比图22所示 的半导体装置容易。另外，图27表示的是将图26所示的半导体装置用焊锡凸块507层叠 安装得到的，和裸芯片几乎相同大小的小型3维半导体装置。图28表示将该3维半导体装置安装在母板基板511上的状态，图29 表示在最下层半导体封装和母板基板511之间填充绝缘性树脂509的状 态。图22所示的半导体封装由于使用薄的转接基板502，形成和半导体装 置几乎相同外形尺寸的半导体封装是可能的。减小封装尺寸是提高安装密 度的有效方法，可以说本封装构造是形成小型封装的有效方法之一。此外，在本封装的正面和背面可以形成电极焊盘504，如图20所示， 形成外部凸块la、 lb，如图21所示，对于母板基板7不只是平面的，重 叠安装封装的3维安装成为可能。封装同一半导体装置时，通过采用如图 27所示的安装结构，可以进行高密度安装。但是，以往的半导体封装可以减小平面安装面积，也是一种采用3维安装可更高密度安装的封装结构，但是也有制约事项。如上所述，如果是 同一半导体装置或具有同一外形尺寸的半导体装置之间，可以形成如图27所示的3维安装结构，但是，对于3维安装具有不同外形尺寸的半导体装置时，如图21所示，相对于最下层的半导体封装301d，最好上层的半导体封装301a、 301b、 301c具有相同尺寸，或者变小。这就会产生有关半导体装置能层叠的顺序的限制。将担负封装之间连接的外部凸块la配置在封装中央部，可以增加根据封装尺寸进行层叠顺序的自由度，但是，考虑确保安装稳定性并不是希望的。另外，考虑也有在下位半导体封装尺寸 内配置上位半导体封装的外部焊凸块是不可能的情况。半导体装置的输入 输出端子数增加显著，下位半导体封装小时，将上位半导体装置的电极焊 盘配置在可能连接的区域就有困难。另外，即使可能，也需要非常微细的 配线引绕，其结果成为价格非常高的半导体封装，不理想。该引绕问题除 了在下位半导体封装尺寸低于上位半导体封装尺寸之外也发生。在半导体 装置的输入输出端子数量非常大时，尽管用封装水平安装它，在足够的配 线密度下进行重新配线时，将存在重新配置的电极焊盘难以放入半导体装 置的面积内的情况。这也是影响担负重新配线的转接基板设计规则的问 题，不合理的设计对制作成本的影响很大，因而不是所希望的。作为解决这样的课题的方法，与半导体装置相比，更多地考虑封装尺 寸。这是将封装尺寸可以做成和半导体装置几乎相同大小的特征相违背， 但是，图20所示的封装结构的特征在于可以减薄封装的厚度，将封装面 积增大到需要的最小限度内，并将薄型封装进行3维安装是进行高密度安 装的有效方法之一。另外，采用减小外形尺寸增大每个晶片数量的技术作为降低半导体装置制造成本的方法。进行这样的设计改变时，在图20和图21所示的半导 体封装中，需要改变针对每个半导体封装301a、 301b、 301c、 301d设计 的可挠性基板101的设计。另外， 一部分半导体装置发生改变时，用于位 于其上位或下位的半导体封装的可挠性基板的设计需要产生改变。作为解决这样的课题的方法，封装尺寸不依赖半导体装置，统一为一 定的封装尺寸，最好让电极焊盘位置一定等使封装尺寸标准化，因此，也 有望得到封装尺寸比半导体装置增大的结构。另外，在半导体装置的输入输出端子数非常大时，尽管用封装水平安 装，对足够的配线密度进行重新配线时，被重新配线的电极焊盘可以放入 半导体装置面积内，但是，存在在单层中难以进行重新配线的情况。以往， 将绝缘膜粘在配线图案两面上的可挠性基板，配线部以单层形成。配线密 度低时，采用用单层引绕是可以的，但是配线密度增加，输入输出端子配 置成格子状，并且，其格子状配置的1篇的配置数增大时，会产生其排列 可否引绕的问题。因此，排列中产生限制。作为解决这样的课题的方法，需要在增加使用的可挠性基板设计自由度方面下功夫。
技术实现思路
本专利技术的目的在于，使半导体封装外形尺寸和重新配线的设计自由度不依赖于半导体装置，并且提供容易进行3维安装的半导体封装和3维层 叠型半导体封装。本专利技术的半导体封装的特征在于，具有在电路面上形成l个或多个 电极的半导体装置；在配线图案的一面或两面具有热可塑性绝缘层的可挠 性基板，设置在上述可挠性基板上的电极与上述半导体装置的规定电极连 接，并且由上述热可塑性绝缘层密封，上述可挠性基板可被弯曲，在上述 电极的形成面和其他面上可以设置的电极的半导体封装中，上述可挠性基 板上至少形成2层以上的电路图案。在该半导体封装中，优选在上述可挠性基板的弯曲部或包含弯曲部的 区域内形成槽或配线层数少的部位。另外，也能够以在上述可挠性基板上 形成凹部，将上述半导体装置收容在上述凹部中的方式构成。本专利技术的其他半导体封装的特征在于，该半导体装置由在电路面上形成1个或多个电极的半导体装置；和在配线图案的一面或两面上具有热可塑性绝缘材料的可挠性基板构成，与设置在上述可挠性基板上的电极和上 述半导体装置规定的电极连接，同时由上述热可塑性绝缘材料密封，并且，在上述可挠性基板被弯曲，可以在上述电极形成面和其他面上设置电极的 半导体封装中，包含和被弯曲的可挠性基本文档来自技高网...

【技术保护点】
一种半导体封装，具备：　　　　在电路表面上具有１个或多个装置侧电极的半导体装置；和　　　　可挠性基板，具有配线图案和设置在该配线图案的一面或两面上的热可塑性绝缘层，并在上述半导体装置周围被弯曲，其中　　　　上述可挠性基板具有：第１电极，设置在上述半导体装置侧面上，与上述半导体装置的上述装置侧电极连接，并且由上述热可塑性绝缘层密封；和　　　　第２电极，被设置在与设置了上述第１电极的面不同的面上，　　　　在上述可挠性基板上至少形成２层或以上的配线图案，　　　　在上述可挠性基板的一部分上形成配线层数较少的部位。

【技术特征摘要】
JP 2002-11-20 2002-3358551. 一种半导体封装，具备在电路表面上具有1个或多个装置侧电极的半导体装置；和可挠性基板，具有配线图案和设置在该配线图案的一面或两面上的热可塑性绝缘层，并在上述半导体装置周围被弯曲，其中上述可挠性基板具有第1电极，设置在上述半导体装置侧面上，与上述半导体装置的上述装置侧电极连接，并且由上述热可塑性绝缘层密封；和第2电极，被设置在与设置了上述第1电极的面不同的面上，在上述可挠性基板上至少形成2层或以上的配线图案，在上述可挠性基板的一部分上形...

【专利技术属性】
技术研发人员：枦山一郎，曾川祯道，山崎隆雄，北城荣，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]