【技术实现步骤摘要】
本专利技术是涉及薄型半导体封装和3维层叠的半导体封装,特别是涉及 将可以不依赖于半导体装置的输入输出端子数、可容易地进行封装的封装 结构进行改良的半导体封装和层叠型半导体封装。
技术介绍
图22 25是表示特开平8—335663号公报所记载的以往的半导体封 装的剖视图。图22所示的半导体装置,配线图案505的两面上层叠了绝 缘膜510的转接基板502的电极焊盘504和半导体芯片501的电极,用导 体503连接后,在转接基板502和半导体芯片501之间插入绝缘树脂509, 此外,转接基板502从半导体芯片501的侧面弯曲到背面,在半导体芯片 501的背面,通过在半导体芯片501的背面、露出芯片表面的区域涂覆绝 缘树脂509将转接基板502粘接到半导体芯片501上。由此得到由半导体 芯片501构成的和裸芯片几乎相同大小的小型半导体封装。在该半导体装 置中,转接基板502和半导体芯片501的表面用起粘接剂作用的绝缘树脂 509粘接。另外,图23是将图22所示的半导体装置用焊锡凸块507为连接材料 进行层叠的装置,是和裸芯片几乎相同大小的小型3维半导体装置。另外,图24 ...
【技术保护点】
一种半导体封装,具备: 在电路表面上具有1个或多个装置侧电极的半导体装置;和 可挠性基板,具有配线图案和设置在该配线图案的一面或两面上的热可塑性绝缘层,并在上述半导体装置周围被弯曲,其中 上述可挠性基板具有:第1电极,设置在上述半导体装置侧面上,与上述半导体装置的上述装置侧电极连接,并且由上述热可塑性绝缘层密封;和 第2电极,被设置在与设置了上述第1电极的面不同的面上, 在上述可挠性基板上至少形成2层或以上的配线图案, 在上述可挠性基板的一部分上形成配线层数较少的部位。
【技术特征摘要】
JP 2002-11-20 2002-3358551. 一种半导体封装,具备在电路表面上具有1个或多个装置侧电极的半导体装置;和可挠性基板,具有配线图案和设置在该配线图案的一面或两面上的热可塑性绝缘层,并在上述半导体装置周围被弯曲,其中上述可挠性基板具有第1电极,设置在上述半导体装置侧面上,与上述半导体装置的上述装置侧电极连接,并且由上述热可塑性绝缘层密封;和第2电极,被设置在与设置了上述第1电极的面不同的面上,在上述可挠性基板上至少形成2层或以上的配线图案,在上述可挠性基板的一部分上形...
【专利技术属性】
技术研发人员:枦山一郎,曾川祯道,山崎隆雄,北城荣,
申请(专利权)人:日本电气株式会社,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。