本发明专利技术公开了一种半导体装置及其制法，提供一表面设有多个导电线路的承载板及多个于主动面焊垫上设有导电凸块的芯片，以将良好的芯片接置于该承载板上并覆盖该导电线路的一端，且使该导电线路显露于该些芯片间隙，并于该些芯片间隙中填充一介电层，且对应各芯片周围的介电层形成多个开口，以外露出该导电线路部分，接着于该介电层开口及该芯片主动面边缘形成金属层，以供各该芯片导电凸块通过该金属层电性连接至该导电线路，之后沿该些芯片间的介电层进行切割及移除该承载板，藉以分离各该芯片，并使该导电线路外露于该芯片非主动面，以通过低成本及简易程序制得本发明专利技术的半导体装置。
【技术实现步骤摘要】
本专利技术涉及一种半导体装置及其制法，特别是涉及一种可供垂直 堆叠的半导体装置及其制法。
技术介绍
由于通讯、网络、及电脑等各式可携式(Portable)电子产品及其 周边产品轻薄短小趋势的日益重要，且所述电子产品朝多功能及高性 能的方向发展，以满足半导体封装件高积集度(Integration)及微型化 (Miniaturization)的封装需求，且为求提升单一半导体封装件的性能 (ability)与容量(capacity)以符合电子产品小型化、大容量与高速化 的趋势，现有技术是以半导体封装件多芯片模块化(Multichip Module; MCM)的形式呈现，以在单一封装件的基板(如基板或导线架)上接置至 少二个以上的芯片。请参阅图1，即显示一现有技术以水平间隔方式排列的多芯片半导 体封装件。如图所示，此半导体封装件包含有一基板100; —第一芯片 110，具有相对的主动面110a和非主动面110b，且其非主动面110b 黏接至该基板100上，并以第一导线120将该第一芯片110的主动面 110a电性连接至该基板100;以及一第二芯片140，具有相对的主动面 140a和非主动面140b，其非主动面140b黏接至该基板100并与该第 一芯片间隔一定的距离，再以第二导线150将该第二芯片140的主动 面140a电性连接至该基板100。上述现有技术的多芯片半导体封装件的主要缺点在于为避免芯片 间的导线误触，须以一定的间隔来黏接各该芯片，故若需黏接多个的 芯片则需于基板上布设大面积的芯片接置区域(Die Attachment Area) 以容设所需数量的芯片，此举将造成成本的增加及无法满足轻薄短小 的需求。请参阅图2，是显示现有技术如美国专利第6， 538， 331号所揭露以叠晶方式(Stacked)将第一芯片210及第二芯片240叠接于基板200上， 同时各该叠接芯片相对下层芯片偏位(off-set)—段距离，以方便该第 一及第二芯片210、 240分别打设焊线220、 250至该基板200。此方法虽可较前述以水平间隔方式排列多芯片的技术节省基板空 间，但是其仍须利用焊线技术电性连接芯片及基板，使芯片与基板间 电性连接质量易受焊线的线长影响而导致电性不佳，同时由于该些芯 片于堆叠时须偏移一段距离，且加上焊线设置空间的影响，依旧可能 造成芯片堆叠面积过大而无法容纳更多芯片。为此，美国专利US6，642，081、 5，270，261及6，809，421揭露一种 利用硅贯通电极(Through Silicon Via， TSV)技术以供多个半导体 芯片得以垂直堆叠且相互电性连接。但是其制造过程过于复杂且成本 过高，因此欠缺产业实用价值。另外，美国专利第5， 716， 759、 6, 040， 235、 5， 455， 455、 6， 646， 289、 6， 777， 767等则揭露一种相对上、下表面设有导电线路的芯片，其是自 包含有多个芯片的晶圆非主动面形成切割槽口 ，并利用测镀 (sputtering)技术以线路重配置层(Redistribution Layer, RDL)方式 形成芯片主动面焊垫至非主动面的电性导通，但是其由于是自该晶圆 非主动面(背面)形成切割槽口关系，故不易对正至正确位置，造成后 续线路位置偏差无法正确及有效电性连接芯片主动面及非主动面，甚 至毁损到芯片；此外，因该制造过程中多次使用线路重配置层 (Redistribution Layer, RDL)技术，导致制造过程成本增加及复杂度 提高；再者，因该制造过程是直接在一晶圆上进行，因此并未考虑到 芯片的不良品问题，如此将导致即便该晶圆中具有不良品芯片，仍须 持续进行制造过程，造成材料浪费及成本增加问题。是以，如何解决上述现有技术半导体装置问题，并开发一种不增 加面积而可有效在封装件中整合更多芯片以提升电性功能，同时避免 使用焊线技术所导致电性不佳，与因使用硅贯通电极(TSV)及多次使用 溅镀技术所导致制造过程过于复杂且成本过高，以及直接于晶圆上进 行制造所未考虑芯片良品等问题，实为目前亟欲解决的问题。
技术实现思路
缺点，本专利技术的一目的是提供一种半导 体装置及其制法，得以在不增加面积的情况下，在半导体封装件中整 合更多的芯片。本专利技术的另一目的是提供一种半导体装置及其制法，从而可以较 简便的方式进行制造，避免多次使用溅镀作业所导致制造过程过于复 杂且成本过高问题。本专利技术的再一目的是提供一种半导体装置及其制法，从而可供多 个半导体芯片垂直堆叠且电性连接，避免使用焊线技术所导致电性不佳问题，及使用硅贯通电极(TSV)导致制造过程过于复杂且成本过高问题。本专利技术的又一目的是提供一种半导体装置及其制法，可确保所使 用的芯片为良品芯片。本专利技术的复一 目的是提供一种低成本且制造过程简易的半导体装 置及其制法。本专利技术的次一目的是提供一种半导体装置及其制法，避免于晶圆 背面形成切割槽口所易造成毁损芯片问题。为达到上述及其它目的，本专利技术揭露一种半导体装置的制法，包 括提供一表面设有多个导电线路的承载板，及多个于主动面焊垫上 设有导电凸块的芯片，以将该些芯片以相互间留有间隙方式接置于该 承载板上并覆盖该导电线路的一端，且使该导电线路显露于该些芯片 间隙；于该些芯片间的间隙填充一介电层，并对应各芯片周围的介电 层形成多个开口，以外露出该导电线路部分；于该些芯片及介电层表面覆盖一阻层，并使该阻层形成有开口以外露出各该芯片导电凸块至介电层开口部分；于该介电层开口及该阻层开口中形成金属层，以供 各该芯片导电凸块通过该金属层电性连接至该导电线路；移除该阻层， 并沿该些芯片间的介电层进行切割与移除该承载板，以分离各该芯片， 且使该导电线路外露于该芯片非主动面，藉以构成本专利技术的半导体装置。该些接置于承载板上的芯片制造过程包括提供一具多个芯片的 晶圆，各该芯片及晶圆具有相对的主动面及非主动面，且该芯片主动 面上设有多个焊垫；经测试(Chip Probing, CP)确认各该芯片的良窳后，于良好芯片(Good Die)的焊垫上接置导电凸块；薄化该晶圆非主 动面；将该晶圆通过其非主动面接置于胶片上；进行切单，以将良好 芯片接置于该承载板上。该承载板为金属板，其上具有如金/镍/金的导电线路，从而得通 过电镀方式于该介电层开口及该阻层开口中形成电性连接各该芯片导 电凸块与导电线路的金属层，该金属层包括铜/镍/焊锡材料。后续即 可将一半导体装置利用其芯片非主动面上外露的导电线路堆叠并电性 连接至另一半导体装置中芯片主动面上的金属层，藉以构成多芯片的 堆叠结构。另外复可于形成金属层并移去阻层后，于该些芯片主动面及该金 属层上覆盖一绝缘层，再将该承载板移除及分离各该芯片，以形成一 薄型的芯片尺寸半导体装置(Chip Scale Package, CSP)。再者，可于 该芯片非主动面上的导电线路植设导电元件，以供后续利用该导电元 件电性连接至外部装置或直接进行半导体装置间的堆叠。通过前述制法，本专利技术还提供一种半导体装置，包括 芯片， 该芯片具有相对的主动面及非主动面，且该主动面上设有多个焊垫， 于该焊垫上设有导电凸块；导电线路，形成于该芯片非主动面；介电 层，形成该芯片侧边，且该介本文档来自技高网...
【技术保护点】
一种半导体装置的制法，包括：提供一表面设有多个导电线路的承载板，及多个于主动面焊垫上设有导电凸块的芯片，以将该些芯片以相互间留有间隙方式接置于该承载板上并覆盖该导电线路的一端，且使该导电线路显露于该些芯片间隙；于该些芯片间的间隙填充一介电层，并对应各芯片周围的介电层形成多个开口，以外露出该导电线路部分；于该些芯片及介电层表面覆盖一阻层，并使该阻层形成有开口以外露出各该芯片导电凸块至介电层开口部分；于该介电层开口及该阻层开口中形成金属层，以供各该芯片导电凸块通过该金属层电性连接至该导电线路；以及移除该阻层，并沿该些芯片间的介电层进行切割与移除该承载板，以分离各该芯片，且使该导电线路外露于该芯片非主动面，藉以构成本专利技术的半导体装置。
【技术特征摘要】
1.一种半导体装置的制法，包括提供一表面设有多个导电线路的承载板，及多个于主动面焊垫上设有导电凸块的芯片，以将该些芯片以相互间留有间隙方式接置于该承载板上并覆盖该导电线路的一端，且使该导电线路显露于该些芯片间隙；于该些芯片间的间隙填充一介电层，并对应各芯片周围的介电层形成多个开口，以外露出该导电线路部分；于该些芯片及介电层表面覆盖一阻层，并使该阻层形成有开口以外露出各该芯片导电凸块至介电层开口部分；于该介电层开口及该阻层开口中形成金属层，以供各该芯片导电凸块通过该金属层电性连接至该导电线路；以及移除该阻层，并沿该些芯片间的介电层进行切割与移除该承载板，以分离各该芯片，且使该导电线路外露于该芯片非主动面，藉以构成本发明的半导体装置。2. 根据权利要求1所述的半导体装置的制法，其中，该承载板为 金属板，以通过电镀方式于其表面形成多个导电线路，该导电线路为 金/镍/金。3. 根据权利要求1所述的半导体装置的制法，其中，该些主动面 焊垫上设有导电凸块的芯片制法包括提供一具多个芯片的晶圆，该芯片具有相对的主动面及非主动面， 且该芯片主动面上设有多个焊垫，经测试确认各该芯片的良窳后，以 于该些良好芯片的焊垫上接置导电凸块；薄化该晶圆非主动面，以将该晶圆通过其非主动面接置于胶片上；以及进行切单，以将良好的芯片取出，并间隔一接着层而与该承载板 相接合。4. 根据权利要求1所述的半导体装置的制法，其中，该介电层为 环氧树脂及聚亚酰胺的其中一者，该阻层为干膜。5. 根据权利要求1所述的半导体装置的制法，其中，该芯片周围的介电层是利用雷射及蚀刻的其中一方式形成多个开口，以外露出该 导电线路部分，且该介电层开口与芯片侧边保持一间隔，以使介电层 覆盖于该芯片侧边。6. 根据权利要求1所述的半导体装置的制法，其中，该金属层包 含铜/镍/焊锡，是利用金属材料的承载板，以通过电镀方式而先沉积 铜于该介电层开口中，并覆盖该芯片主动面边缘至该芯片导电凸块后， 再持续于该铜上沉积镍及焯锡。7. 根据权利要求1所述的半导体装置的制法，其中，通过热压合 方式，以使一半导体装置中芯片主动面的金属层电性连接于另一半导 体装置中芯片非主动面上导电线路，藉以构成多芯片的堆叠结构。8. 根据权利要...
【专利技术属性】
技术研发人员：黄建屏，张锦煌，黄致明，萧承旭，柯俊吉，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。