半导体装置及其制法制造方法及图纸

一种半导体装置及其制法，提供一具多个芯片的晶圆，各芯片主动面上设有多个焊垫，经测试确认各芯片良窳后，于相邻芯片的焊垫间形成相互电性连接的第一金属层，并沿各芯片间进行切割而分离各芯片，以将良好芯片以相间隔方式而接置于一表面设有多个导电线路的承载板上，并使该芯片覆盖该导电线路的一端，且令该导电线路显露于该芯片间隙，接着于该些芯片间隙中填充一介电层，且对应各芯片周围的介电层形成多个外露出导电线路部分的开口，并于该介电层开口及该第一金属层上形成第二金属层，以供各该芯片焊块通过第一、第二金属层电性连接至该导电线路，沿该些芯片间的介电层进行切割及移除该承载板，分离各芯片，并使该导电线路外露于该芯片非主动面。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置及其制法，特别是涉及一种可供垂直 堆叠的半导体装置及其制法。
技术介绍
由于通讯、网络、及电脑等各式可携式(Portable)电子产品及其 周边产品轻薄短小趋势的日益重要，且所述电子产品朝多功能及高性 能的方向发展，以满足半导体封装件高积集度(Integration)及微型化 (Miniaturization)的封装需求，且为求提升单一半导体封装件的性能 (ability)与容量(capacity)以符合电子产品小型化、大容量与高速化 的趋势，现有技术是以半导体封装件多芯片模块化(Multichip Module; MCM)的形式呈现，以在单一封装件的基板(如基板或导线架)上接置至 少二个以上的芯片。请参阅图1，即显示一现有技术以水平间隔方式排列的多芯片半导 体封装件。如图所示，此半导体封装件包含有一基板100; —第一芯片 110，具有相对的主动面110a和非主动面110b，且其非主动面110b 黏接至该基板100上，并以第一导线120将该第一芯片110的主动面 110a电性连接至该基板100;以及一第二芯片140，具有相对的主动面 140a和非主动面140b，其非主动面140b黏接至该基板100并与该第 一芯片间隔一定的距离，再以第二导线150将该第二芯片140的主动 面140a电性连接至该基板100。上述现有技术多芯片半导体封装件的主要缺点在于为避免芯片间 的导线误触，须以一定的间隔来黏接各该芯片，故若需黏接多个的芯 片则需于基板上布设大面积的芯片接置区域(Die Attachment Area)以 容设所需数量的芯片，此举将造成成本的增加及无法满足轻薄短小的 需求0请参阅图2，是显示现有技术如美国专利第6， 538， 331号所揭露以叠晶方式(Stacked)将第一芯片210及第二芯片240叠接于基板200上， 同时各该叠接芯片相对下层芯片偏位(off-set)—段距离，以方便该第 一及第二芯片210、 240分别打设焊线220、 250至该基板200。此方法虽可较前述以水平间隔方式排列多芯片的技术节省基板空 间，但是其仍须利用焊线技术电性连接芯片及基板，使芯片与基板间 电性连接质量易受焊线的线长影响而导致电性不佳，同时由于该些芯 片于堆叠时须偏移一段距离，且加上焊线设置空间的影响，依旧可能 造成芯片堆叠面积过大而无法容纳更多芯片。为此，美国专利US6，642，081、 5， 270， 261及6, 809,421揭露一种 利用硅贯通电极(Through Silicon Via, TSV)技术以供多个半导体 芯片得以垂直堆叠且相互电性连接。但是其制造过程过于复杂且成本 过高，因此欠缺产业实用价值。另外，美国专利第5， 716， 759、 6， 040， 235、 5, 455， 455、 6， 646， 289、 6， 777， 767等则揭露一种相对上、下表面设有导电线路的芯片，其是自包含有多个芯片的晶圆非主动面形成切割槽口 ，并利用溅镀 (sputtering)技术以线路重配置层(Redistribution Layer, RDL)方式 形成芯片主动面焊垫至非主动面的电性导通，但是其由于是自该晶圆 非主动面(背面)形成切割槽口关系，故不易对正至正确位置，造成后 续线路位置偏差无法正确及有效电性连接芯片主动面及非主动面，甚 至毁损到芯片；此外，因该制造过程中多次使用线路重配置层 (Redistribution Layer, RDL)技术，导致制造过程成本增加及复杂度 提高；再者，因该制造过程是直接在一晶圆上进行，因此并未考虑芯 片不良品问题，如此将导致即便该晶圆中具有不良品芯片，仍须持续 进行制造过程，造成材料浪费及成本增加问题。是以，如何解决上述现有技术半导体装置问题，并开发一种不增 加面积而可有效在封装件中整合更多芯片以提升电性功能，同时避免 使用焊线技术所导致电性不佳，与因使用硅贯通电极(TSV)及多次使用 溅镀技术所导致制造过程过于复杂且成本过高，以及直接于晶圆上进 行制造所未考虑芯片良品等问题，实为目前亟欲解决的问题
技术实现思路
鉴于以上所述
技术介绍
的缺点，本专利技术的目的是提供一种半导体 装置及其制法，得以在不增加面积的情况下，于封装件中整合更多的心片。本专利技术的另一目的是提供一种半导体装置及其制法，从而可以较 简便的方式进行制造，避免多次使用溅镀作业所导致制造过程过于复 杂且成本过高问题。本专利技术的再一目的是提供一种半导体装置及其制法，其可供多个 半导体芯片垂直堆叠且电性连接，避免使用焊线技术所导致电性不佳 问题。本专利技术的另一目的是提供一种半导体装置及其制法，其可供多个半导体芯片垂直堆叠且电性连接，避免使用硅贯通电极(TSV)导致制造 过程过于复杂且成本过高问题。本专利技术的又一目的是提供一种半导体装置及其制法，可确保所使 用的芯片为良品芯片。本专利技术的复一目的是提供一种低成本且制造过程简易的半导体装 置及其制法。本专利技术的次一目的是提供一种半导体装置及其制法，避免于晶圆 背面形成切割槽口所易造成毁损芯片问题。为达到上述及其它目的，本专利技术提供一种半导体装置的制法，包括提供一具有多个芯片的晶圆，该芯片及晶圆具有相对的主动面及非主动面，各该芯片主动面上设有多个焊垫，经测试(chip probing, CP) 确认各该芯片良窳后，于相邻芯片的焊垫间形成有相互电性连接的第 一金属层；薄化该晶圆非主动面，并贴附于一胶片上以沿各该芯片间 进行切割而分离各该芯片；将该些确定为良好芯片的芯片以相互间留 有间隙方式接置于一表面设有多个导电线路的承载板上，以使该芯片 覆盖该导电线路的一端，且令该导电线路显露于该芯片间隙；于该芯 片间隙中填充一介电层，并对应各芯片周围的介电层形成多个开口， 以外露出该导电线路部分；于该些芯片及介电层上覆盖一阻层，并使 该阻层形成有开口以外露出各该芯片上第一金属层至介电层开口部 分；于该介电层开口及该阻层开口中形成第二金属层，以供各该芯片 焊垫通过该第一金属层及第二金属层而电性连接至该导电线路；移除该阻层，并沿该些芯片间的介电层进行切割及移除该承载板，藉以分 离各该芯片，并使该导电线路外露于该芯片非主动面，以构成本专利技术 的半导体装置。后续即可将一半导体装置利用其芯片非主动面上外露的导电线路 堆叠并电性连接至另一半导体装置主动面上的第二金属层，藉以构成 多芯片的堆叠结构。该些接置于承载板上的芯片为已经确认的良好芯片(Good Die)，将各该良好芯片通过一接着层而接置于该承载板上。该第一金属层利用线路重配置层(Redistribution Layer, RDL)技术而形成该晶圆主动 面上对应于相邻芯片间，藉以电性连接相邻芯片的焊垫。该承载板为 金属板，以通过电镀方式于该介电层开口及该阻层开口中形成电性连 接该芯片第一金属层与导电线路的第二金属层，进而使该芯片主动面 上的焊垫得以通过该第一金属层、第二金属层而电性连接至该芯片非 主动面上的导电线路，该第二金属层包括铜/镍/焊锡材料。另外复可于形成第二金属层并移去阻层后，于该晶圆主动面及该 金属层上覆盖一绝缘层，接着将该承载板移除，以形成一薄型的芯片 尺寸半导体装置(Chip Scale Package本文档来自技高网...

【技术保护点】
一种半导体装置的制法，包括：提供一具有多个芯片的晶圆，该芯片及晶圆具有相对的主动面及非主动面，各该芯片主动面上设有多个焊垫，经测试确认各该芯片良窳后，于相邻芯片的焊垫间形成有相互电性连接的第一金属层；沿各该芯片间进行切割而分离各该芯片，以将该些芯片以相互间留有间隙方式接置于一表面设有多个导电线路的承载板上，并使该芯片覆盖该导电线路的一端，且令该导电线路显露于该芯片间隙；于该芯片间隙中填充一介电层，并对应各芯片周围的介电层形成多个开口，以外露出该导电线路部分；于该些芯片及介电层上覆盖一阻层，并使该阻层形成有开口以外露出各该芯片上第一金属层至介电层开口部分；于该介电层开口及该阻层开口中形成第二金属层，以供各该芯片焊垫通过该第一金属层及第二金属层而电性连接至该导电线路；以及移除该阻层，并沿该些芯片间的介电层进行切割及移除该承载板，藉以分离各该芯片，并使该导电线路外露于该芯片非主动面，以构成本专利技术的半导体装置。

【技术特征摘要】
1.一种半导体装置的制法，包括提供一具有多个芯片的晶圆，该芯片及晶圆具有相对的主动面及非主动面，各该芯片主动面上设有多个焊垫，经测试确认各该芯片良窳后，于相邻芯片的焊垫间形成有相互电性连接的第一金属层；沿各该芯片间进行切割而分离各该芯片，以将该些芯片以相互间留有间隙方式接置于一表面设有多个导电线路的承载板上，并使该芯片覆盖该导电线路的一端，且令该导电线路显露于该芯片间隙；于该芯片间隙中填充一介电层，并对应各芯片周围的介电层形成多个开口，以外露出该导电线路部分；于该些芯片及介电层上覆盖一阻层，并使该阻层形成有开口以外露出各该芯片上第一金属层至介电层开口部分；于该介电层开口及该阻层开口中形成第二金属层，以供各该芯片焊垫通过该第一金属层及第二金属层而电性连接至该导电线路；以及移除该阻层，并沿该些芯片间的介电层进行切割及移除该承载板，藉以分离各该芯片，并使该导电线路外露于该芯片非主动面，以构成本发明的半导体装置。2. 根据权利要求1所述的半导体装置的制法，其中，该承载板为 金属板，以通过电镀方式于其表面形成多个导电线路，该导电线路为 金/镍/金。3. 根据权利要求1所述的半导体装置的制法，其中，该第一金属 层是利用线路重配置层技术以在晶圆主动面上形成焊块底部金属层， 藉以电性连接相邻芯片的焊垫，且该晶圆是经薄化及该切割的芯片是 经确认为良好的芯片，以供接置于承载板上。4. 根据权利要求1所述的半导体装置的制法，其中，该芯片间隔 一接着层而与该承载板相接合。5. 根据权利要求1所述的半导体装置的制法，其中，该介电层为 环氧树脂及聚亚酰胺的其中一者，该阻层为干膜。6. 根据权利要求1所述的半导体装置的制法，其中，该芯片周围 的介电层是利用雷射及蚀刻的其中一方式形成多个开口，以外露出该导电线路部分，且该介电层开口与芯片侧边保持一间隔，以使介电层 覆盖于该芯片侧边而供后续形成的金属层的绝缘用。7. 根据权利要求1所述的半导体装置的制法，其中，该第二金属 层包含铜/镍/焊锡，是利用金属材料的承载板，以通过电镀方式而 先沉积铜于该介电层开口中，并覆盖该介电层及第一金属层后，再持 续于该铜上沉积镍及焊锡。8. 根据权利要求1所述的半导体装置的制法，其中，通过热压合 方式，以使一半导体装置中芯片主动面的第二金属层电性连接于另一 半导体装置中芯片非主动面上导电线路，藉以构成多芯片的堆叠结构。9. 根据权利要求8所述的半导体装置的制法，其中，该堆叠结构中两半导体装置间隙复填充有覆晶底部填胶材料。10. 根据权利要求1所述的半导体装置的制法，其中，于形成第二金属层并移去阻层后，复于该些芯片主动面及该第二金属层上覆盖一 绝缘层，再移除该承载板及沿该些芯片间隙的介电层进行切割，以分 离各该芯片。11. 根据权利要求10所述的半导体装置的制法，其中，该芯片非动面上的导电线路外表面植设有导电元件。12. 根据权利要求11所述的半导体装置的制法，其中，该绝缘层形成有外露该第二金属层的开口，以供另一半导体装置中植设于导电 线路上的导电元件电性连接至外露于该绝缘层开口的第二金属层上。13. 根据权利要求1所述的半导体装置的制法，其中，该第一金属 层通过该焊垫而朝向芯片中心延伸分布，并于该第一金属层延伸部分 终端形成有延伸垫。14. 根...

【专利技术属性】
技术研发人员：张锦煌，黄建屏，黄致明，萧承旭，江政嘉，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]