轻掺杂离子注入方法技术

一种轻掺杂离子注入方法，其特征在于，包括：　提供包含核心器件区和输入输出器件区的半导体基底；　在所述半导体基底上形成栅极；　执行输入输出器件区轻掺杂离子注入；　在栅极的侧壁形成侧墙基层；　执行核心器件区轻掺杂离子注入。

【技术实现步骤摘要】

本专利技术涉及集成电路制造
，特别涉及一种轻掺杂离子注入 方法。
技术介绍
轻掺杂离子注入用以形成轻掺杂区，所述轻掺杂区包含轻掺杂漏注入(Lightly Doped Drain, LDD)区及袋式(Pocket)离子注入区，所 述轻掺杂区用于定义MOS器件的源漏扩展区。LDD杂质位于栅极下方紧贴 沟道区边缘，Pocket杂质位于LDD区下方紧贴沟道区边缘，均为源漏区才是 供杂质浓度梯度。离子注入是将改变导电率的掺杂材料引入半导体衬底的标准技术。 在离子注入系统中，所需要的掺杂材料在离子源中被离子化，离子被加 速成具有规定能量的离子束后被引向半导体衬底的表面，离子束中的高 能离子得以渗入半导体材料并且被镶嵌到半导体材料的晶格之中。现有工艺中，随着临界尺寸的减小，在进行轻掺杂离子注入之前， 需预先形成侧墙基层(offset spacer),其与栅极共同组成进行轻#^杂 离子注入时应用的掩膜；即，利用现有工艺进行轻掺杂离子注入的步骤 包括如图1所示，提供半导体基底IO，所述半导体基底10内包含核心器 件区12和输入输出器件区14,所述核心器件区12和输入输出器件区14通 过浅沟槽16隔离；如图2所示，在所述半导体基底10上形成4册极20;如图 3所示，在形成4册极20的所述半导体基底10上形成侧墙基层30,所述侧墙 基层30粘结于核心器件区12内栅极20的侧壁，并环绕所述栅极20;如图4 所示，分别执行核心器件区12和输入输出器件区14内的离子注入操作， 并形成离子注入界面40,所述核心器件区12的离子注入操作以所述侧墙 基层30及栅极20为掩膜。实践中，一套完整的集成电路包含至少一个核心器件和至少一个输入输出器件(IO器件，10 device),所述核心器件形成于核心器件区内， 所述输入输出器件形成于输入输出器件区内，所述输入输出器件的工作 电压(约为2. 5V)高于所述核心器件的工作电压(约为l. 2V);高工作 电压易造成在输入输出器件内结和沟道区的交界边缘处形成有高电场， 电子在移动的过程中将受此高电场加速成为高能粒子，所述高能粒子碰 撞产生电子-空穴对(称为热载流子)，所述热载流子从电场获得能量， 可进入栅氧化层或栅极中，继而影响器件的阈值电压控制以及跨导的漂 移，即产生热载流子效应。如何抑制所述热载流子效应的发生一直是业 界追求的目标。如，2006年9月27日公开的公告号为CN1277305C的中国专利中提 供了 一种CMOS制造中改进热载流子效应的工艺集成方法，通过在栅氧化 工艺前及晶体管栅多晶图形定义完成后分别增加热氧化工艺，以有效减 少栅氧化层内的界面陷阱，特别是漏端靠近多晶边缘的氧化层界面陷阱， 从而降低热载流子在栅氧内被捕获的几率，改善热载流子效应。但是， 应用此方法抑制所述热载流子效应时需增加工艺步骤，影响生产效率。此外，2005年6月15日公开的公告号为CN1627532的中国专利申请 中提供了一种减小热载流子效应的1/0丽OS器件，所述器件包括硅衬底、 衬底的上部两侧具有源区及漏区、硅衬底的中间部上方处具有栅氧化层， 栅氧化层上具有多晶硅层，多晶硅及栅氧化层的两侧具有侧墙，特别地， 衬底的中间部位置比源区及漏区略高。通过采用以上设置，使漏电压引 起的沟道横向电场的峰值点就会远离沟道表面，可有效减小热载流子向 4册氧化层的注入，同时减小沟道内的峰值电场值，以显著改善热载流子 效应，提高器件寿命，进而保证器件的高可靠性。但是，应用此方法抑 制所述热载流子效应时会造成栅氧化层结构的改变，影响后续工艺。
技术实现思路
本专利技术提供了一种，可减少热载流子效应的发生。本专利技术提供的一种，包括提供包含核心器件区和输入输出器件区的半导体基底； 在所述半导体基底上形成栅极； 执行输入输出器件区轻掺杂离子注入； 在栅极的侧壁形成侧墙基层；执行核心器件区轻掺杂离子注入。可选地，所述轻掺杂离子注入包含轻掺杂漏注入和袋式离子注入； 可选地，形成所述侧墙基层的操作的反应温度为600 - 700摄氏度；可 选地，所述侧墙基层包含第一侧墙基层和第二侧墙基层；可选地，所述 第一侧墙基层材料为二氧化硅；可选地，所述第一侧墙基层厚度为2~4 纳米；可选地，所述第二侧墙基层材料为氮化硅；可选地，所述第二侧 墙基层厚度为6~8纳米。与现有技术相比，本专利技术具有以下优点本专利技术提供的，通过在形成侧墙基层之前，执行 输入输出器件区轻掺杂离子注入；继而，顺次执行形成侧墙基层及轻掺 杂离子注入的步骤，以利用形成侧墙基层时的操作温度，增强输入输出 器件区内注入离子的注入扩散；使得在输入输出器件区内形成具有更高 结深的轻掺杂区，进而使抑制热载流子效应的发生成为可能。附图说明图1为说明现有技术中的半导体基底结构示意图； 图2为说明现有技术中形成栅极后的半导体基底结构示意图； 图3为说明现有技术中形成侧墙基层后的半导体基底结构示意图； 图4为说明现有技术中执行轻掺杂离子注入后的半导体基底结构示 意图；图5为说明本专利技术实施例的执行轻掺杂离子注入的流程示意图；图6为说明本专利技术实施例的半导体基底结构示意图；图7为说明本专利技术实施例的形成栅极后的半导体基底结构示意图；图8为说明本专利技术实施例的执行输入输出器件区轻掺杂离子注入后 的半导体基底结构示意图；图9为说明本专利技术实施例的形成侧墙基层后的半导体基底结构示意图；图10为说明本专利技术实施例的执行核心器件区轻掺杂离子注入后的 半导体基底结构示意图。具体实施方式尽管下面将参照附图对本专利技术进行更详细的描述，其中表示了本发 明的优选实施例，应当理解本领域4支术人员可以》务改在此描述的本专利技术 而仍然实现本专利技术的有利效果。因此，下列的描述应当被理解为对于本 领域技术人员的广泛教导，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细 描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混 乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实 现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实 施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下列 说明和权利要求书本专利技术的优点和特征将更清楚。需说明的是，附图均 采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助 说明本专利技术实施例的目的。通常，器件内结和沟道区的交界边缘处形成的高电场，使得电子在移 动的过程中将受此高电场加速成为高能粒子，所述高能粒子碰撞产生电子-空穴对(称为热载流子)，所述热载流子从电场获得能量，可进入栅 氧化层或栅极中，继而影响器件的阈值电压控制以及if争导的漂移，即产 生热载流子效应。如何抑制所述热载流子效应的发生历来是业界追求的目标。当前，业界公认，在器件内结和沟道区的交界边缘处形成的高电 场会随着轻掺杂区结深的增加而发生变化，由此，如何增加器件轻掺杂区的结深成为抑制所述热载流子效应的指导方向。在器件的实际工作过程中，位于输入输出器件区的器件的工作电压通 常高于位于非输入输出器件区的器件的工作电压，即输入输出器件的工 作电压通常高于核心器件的工作电压，使得所述热载流子效应多在所述 输入输出器件本文档来自技高网...

【技术保护点】
一种轻掺杂离子注入方法，其特征在于，包括：　提供包含核心器件区和输入输出器件区的半导体基底；　在所述半导体基底上形成栅极；　执行输入输出器件区轻掺杂离子注入；　在栅极的侧壁形成侧墙基层；　执行核心器件区轻掺杂离子注入。

【技术特征摘要】
1.一种轻掺杂离子注入方法，其特征在于，包括提供包含核心器件区和输入输出器件区的半导体基底；在所述半导体基底上形成栅极；执行输入输出器件区轻掺杂离子注入；在栅极的侧壁形成侧墙基层；执行核心器件区轻掺杂离子注入。2. 根据权利要求1所述的轻掺杂离子注入方法，其特征在于所述 轻掺杂离子注入包含轻掺杂漏注入和袋式离子注入。3. 根据权利要求1所述的轻掺杂离子注入方法，其特征在于形成 所述侧墙基层的操作的反应温度为600 ~ 700摄氏度。4. 根据权利要求1...

【专利技术属性】
技术研发人员：李煜，居建华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31