轻掺杂区、源/漏区形成方法和膜层图形化方法技术

一种轻掺杂区形成方法，其特征在于，包括：　在半导体衬底上形成栅极；　清洗形成栅极后的所述半导体衬底；　对清洗后的所述半导体衬底执行热处理操作；　在经历热处理操作后的所述半导体衬底上形成图形化的抗蚀剂层，所述图形化的抗蚀剂层覆盖部分所述半导体衬底，以暴露所述半导体衬底的轻掺杂区表面；　以所述图形化的抗蚀剂层和所述栅极为掩膜，执行离子注入操作。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种轻掺杂区、源/漏区 形成方法和膜层图形化方法。
技术介绍
轻4参杂区包含轻掺杂漏注入(Lightly Doped Drain, LDD)区及袋 式(Pocket)离子注入区，所述轻掺杂区用于定义MOS器件的源漏扩展区。 LDD杂质位于栅极下方紧贴沟道区边缘，Pocket杂质位于LDD区下方紧贴 沟道区边缘，均为源漏区提供杂质浓度梯度。通常应用离子注入方法形成所述轻掺杂区。离子注入是将改变导电率 的掺杂材料引入半导体衬底的标准技术。在离子注入系统中，所需要的 掺杂材料在离子源中被离子化，离子被加速成具有规定能量的离子束后 被引向半导体衬底的表面，离子束中的高能离子得以渗入半导体材料并 且被镶嵌到半导体材料的晶格之中。当前，形成所述轻掺杂区的步骤包括如图l所示，在半导体衬底IO 上形成栅极20;清洗形成栅极20后的所述半导体衬底10;如图2所示，在 清洗后的所述半导体衬底2 O上形成图形化的抗蚀剂层30 ，所述图形化的 抗蚀剂层30覆盖部分所述半导体村底10，以暴露所述半导体衬底10的轻 掺杂区表面；如图3所示，以所述图形化的抗蚀剂层和所述栅极为掩膜， 执行离子注入操作，以形成所述轻掺杂区40。显然，图形化的抗蚀剂层与所述栅极之间应暴露部分所述半导体基 底，以在暴露区域执行离子注入操作，形成轻掺杂区。然而，实际生产 发现，在抗蚀剂层与栅极之间尺寸间隔较小时，所述暴露区域的尺寸通 常会偏离设计值，即，所述暴露区域中存在未被去除的沉积物，严重时， 如图4所示，甚至在抗蚀剂层与棚-极之间形成桥接(bridge)缺陷32,影 响后续离子注入操作的进行。2005年4月27曰公开的公开号为CN1610079的中国专利申请中提 供了 一种在金属层蚀刻后移除抗蚀剂层的方法，通过在传统的干式移除 抗蚀剂层制程后加入一等离子蚀刻制程，以加速移除位于金属侧壁上的 沉积物与金属残留物，进而可减少湿式移除制程所需时间，并可降低微 光刻现象的发生。即，所述方法通过增加一等离子蚀刻制程去除金属层 图形间的沉积物。然而，实际生产发现，利用上述方法去除在抗蚀剂层 与栅极之间形成桥接的沉积物时，去除效果有限，且需增加一等离子蚀 刻制程，既使工艺复杂化，又易造成栅极表面损伤。
技术实现思路
本专利技术提供了 一种轻掺杂区形成方法，可优化抗蚀剂层的图形化效果。本专利技术提供的一种轻掺杂区形成方法，包括 在半导体衬底上形成4册极；清洗形成栅极后的所述半导体衬底； 对清洗后的所述半导^^衬底执行热处理操:作；在经历热处理才喿作后的所述半导体衬底上形成图形化的抗蚀剂层，所述图形化的抗蚀剂层覆盖部分所述半导体衬底，以暴露所述半导体衬底的轻掺杂区表面；以所述图形化的抗蚀剂层和所述栅极为掩膜，执行离子注入操作。 可选地，所述热处理操作的温度范围为100 - 400摄氏度；可选地，所述热处理操作的温度范围为150~180摄氏度；可选地，所述热处理操作持续时间为60 - 100秒。本专利技术提供的一种源/漏区形成方法，包括在半导体基底上形成4册才及；形成环绕所述4册纟及的侧墙；清洗形成侧墙后的所述半导体基底；对清洗后的所述半导体基底执行热处理操作；在经历热处理操作后的所述半导体基底上形成图形化的抗蚀剂层， 所述图形化的抗蚀剂层覆盖部分所述半导体基底，以暴露所述半导体基底的离子注入表面；以所述图形化的抗蚀剂层、所述栅^l和所述侧墙为掩膜，执行离子 注入操作。可选地，所述热处理操作的温度范围为100 - 400摄氏度；可选地， 所述热处理操作的温度范围为150~180摄氏度；可选地，所述热处理 操作持续时间为60~100秒。本专利技术提供的一种膜层图形化方法，包括提供半导体基体，所述半导体基体表面具有膜层；清洗所述半导体基底；对清洗后的半导体基体执行热处理操作；在热处理后的半导体基体上形成图形化的光致抗蚀剂层；以所述图形化的光致抗蚀剂层为掩膜，图形化所述膜层。可选地，所述热处理操作的温度范围为100 - 400摄氏度；可选地，所述热处理操作的温度范围为150~180摄氏度；可选地，所述热处理操作持续时间为60~100秒。与现有技术相比，本专利技术具有以下优点本专利技术提供的轻掺杂区形成方法，通过在形成图形化的抗蚀剂层之 前，增加热处理步骤，以去除前述清洗过程残留的清洗溶液，继而增强 抗蚀剂层的曝光效果，进而^f吏提高抗蚀剂层的图形化效果成为可能；本专利技术提供的源/漏区形成方法，通过在形成图形化的抗蚀剂层之前， 增加热处理步骤，以去除前述清洗过程残留的清洗溶液，继而增强抗蚀 剂层的曝光效果，进而使提高抗蚀剂层的图形化效果成为可能；本专利技术提供的膜层图形化方法，通过在形成抗蚀剂层之前，增加热处 理步骤，以去除前述清洗过程残留的清洗溶液，继而增强抗蚀剂层的曝 光效果，进而佳3是高抗蚀剂层的图形化效果成为可能。附图说明图1为说明现有技术中在半导体衬底上形成栅极后的结构示意图； 图2为说明现有技术中在半导体衬底上形成图形化的抗蚀剂层后的 结构示意图3为说明现有技术中形成轻掺杂区后的结构示意图4为说明现有技术中形成桥接缺陷的结构示意图5为说明本专利技术实施例的在半导体衬底上形成栅极后的结构示意图6为说明本专利技术实施例的在半导体衬底上形成图形化的抗蚀剂层 后的结构示意图7为说明本专利技术实施例的清洗已在其上形成栅极的半导体衬底后 的结构示意图8为说明本专利技术实施例的对清洗后的半导体衬底执行热处理操作 后的结构示意图9为说明本专利技术实施例的在半导体衬底上形成图形化的抗蚀剂层 后的结构示意图10为说明本专利技术实施例的形成轻掺杂区后的结构示意图。具体实施例方式尽管下面将参照附图对本专利技术进行更详细的描述，其中表示了本发 明的优选实施例，应当理解本领域技术人员可以修改在此描述的本专利技术 而仍然实现本专利技术的有利效果。因此，下列的描述应当被理解为对于本 领域技术人员的广泛教导，而并不作为对本专利技术的限制。 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细 描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混 乱。应当认为在任何实际实施例的开发中，必须估文出大量实施细节以实 现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实 施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下列 说明和权利要求书本专利技术的优点和特征将更清楚。需说明的是，附图均 采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助 说明本专利技术实施例的目的。应用本专利技术提供的方法，形成轻掺杂区的步骤包括在半导体衬底 上形成栅极；清洗形成栅极后的所述半导体衬底；对清洗后的所述半导 体衬底执行热处理操作；在经历热处理操作后的所述半导体衬底上形成 图形化的抗蚀剂层，所述图形化的抗蚀剂层覆盖部分所述半导体衬底， 以暴露所述半导体村底的轻掺杂区表面；以所述图形化的抗蚀剂层和所 述栅极为掩膜，执行离子注入操作。本文件内，所述轻掺杂区包含轻掺杂漏注入区及袋式离子注入区。如图5所示，应用本专利技术提供的方法，形成轻掺杂区的具体步骤包括步骤501:如图6所示，在半导体衬底100上形成栅极120。本文件中，所述半导体衬底10 0已定义器件本文档来自技高网...

【技术保护点】
一种轻掺杂区形成方法，其特征在于，包括：　在半导体衬底上形成栅极；　清洗形成栅极后的所述半导体衬底；　对清洗后的所述半导体衬底执行热处理操作；　在经历热处理操作后的所述半导体衬底上形成图形化的抗蚀剂层，所述图形化的抗蚀剂层覆盖部分所述半导体衬底，以暴露所述半导体衬底的轻掺杂区表面；　以所述图形化的抗蚀剂层和所述栅极为掩膜，执行离子注入操作。

【技术特征摘要】
1.一种轻掺杂区形成方法，其特征在于，包括在半导体衬底上形成栅极；清洗形成栅极后的所述半导体衬底；对清洗后的所述半导体衬底执行热处理操作；在经历热处理操作后的所述半导体衬底上形成图形化的抗蚀剂层，所述图形化的抗蚀剂层覆盖部分所述半导体衬底，以暴露所述半导体衬底的轻掺杂区表面；以所述图形化的抗蚀剂层和所述栅极为掩膜，执行离子注入操作。2. 根据权利要求1所述的轻掺杂区形成方法，其特征在于所述 热处理操作的温度范围为100~ 400摄氏度。3. 根据权利要求1所述的轻掺杂区形成方法，其特征在于所述 热处理操作的温度范围为150~180摄氏度。4. 根据权利要求1所述的轻掺杂区形成方法，其特征在于所述 热处理操作持续时间为60 - 100秒。5. —种源/漏区形成方法，其特征在于，包括在半导体基底上形成^^及；形成环绕所述4册一及的侧墙；清洗形成侧墙后的所述半导体基底；对清洗后的所述半导体基底执行热处理操作；在经历热处理操作后的所述半导体基底上形成图形化的抗蚀剂层， 所述图形化的抗蚀剂层覆盖部分所述半导体基底，以暴露所述半导体基 底的...

【专利技术属性】
技术研发人员：黄旭鑫，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31