具有低电阻值的芯片电阻器及其制造方法技术

一种具有低电阻值的芯片电阻器及其制造方法，其目的是，在具有由高电阻的金属和低电阻的金属形成为长方体的电阻体、和设在该电阻体中的长方体的长方向两端的连接端子电极的芯片电阻器中，能够不会导致增大电阻温度系数及重量地减小该电阻值。该芯片电阻器，通过在上述电阻体的表面上形成由电阻比构成该电阻体的合金低的纯金属构成的镀层，而实现上述目的。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种例如具有如1Ω以下那样低电阻值的芯片电阻器及其制造方法。
技术介绍
以往，这种芯片电阻器，例如，如以往技术的特开2001-118701号公报等所记载，电阻体利用在如铜等具有低电阻的基材的金属(以下，称为低电阻的金属)中添加如镍等具有比上述基材的金属电阻的高的电阻的金属(以下，称为高电阻的金属)而成的合金形成为长方体。而且，结构上，在该电阻体中的长方体的左右两端设置用于通过锡焊等方法连接到印刷电路板等上的连接端子电极。另外，在这种芯片电阻器中，其两连接端子电极间的电阻值，在很大程度上依赖于构成该电阻体的合金中的固有电阻。上述合金中的固有电阻，以在低电阻的金属相对于高电阻的金属的比例大时低、在高电阻的金属相对于低电阻的金属的比例大时高的方式，与低电阻的金属相对于高电阻的金属的比例成反比、与高电阻的金属相对于低电阻的金属的比例成正比。因此，在以往的芯片电阻器中，在预先确定了该电阻体的长方体的沿长方向的长度尺寸和与该长方向呈直角方向的宽度尺寸的情况下，要更加降低该两连接端子电极间的电阻值、即芯片电阻器的电阻值，可形成采用以下任何一方或两方的构成①将上述合金形成提高低电阻的金属相对于高电阻的金属的比例的合金；②加大上述电阻体的板厚尺寸。但是，一般情况下，金属材料存在电阻因温度而变化的电阻温度系数，已知该电阻温度系数具有纯金属高于合金的性质。因此，为了降低上述芯片电阻器的电阻值，如上述①那样，在构成该电阻体的合金中增加低电阻的金属(基材的金属)的比例，由于该合金接近上述低电阻的金属(基材的金属)的纯度，因此存在提高上述芯片电阻器的电阻温度系数的问题。从而，为了降低上述芯片电阻器的电阻值，如上述②那样，加大上述电阻体的板厚尺寸，这不仅导致芯片电阻器的重量的增加，还难于将电阻体的长方向的两端弯曲加工成连接端子电极。并且，还存在非常难进行用于通过对电阻体刻设微调槽调节为规定值的微调的问题。另外，金属材料的电阻温度系数，在基本上是纯金属的情况下为正(与温度成正比)，但在是将多种该纯金属合金化构成的合金的情况下，在其部分合金中存在呈现负(与温度成反比)的电阻温度系数。在将具有该负的电阻温度系数的合金用作电阻体的时候，存在该负的电阻温度系数，在上述芯片电阻器中仍然呈现负的电阻温度系数的问题。此外，除上述外，作为这种的低电阻值的芯片电阻器，例如，如以往技术的特开2002-57009号公报等所记载，还有如下的构成，利用在如铜等低电阻的金属中添加如镍等高电阻的金属而成的合金等的金属板将该电阻体形成长方形的芯片体，在该电阻体中的下面中的长方向的两端部分，接合由具有比上述电阻体的合金的电阻低的电阻的金属形成的连接端子片，在该两连接端子电极的表面形成用于锡焊到印刷电路板等上的金属镀层。但是，该特开2002-57009号公报中记载的芯片电阻器，由于是在电阻体的下面的两端接合用于锡焊到印刷电路板等的金属板制的连接端子电极的构成，因此在锡焊时，有时熔融焊锡会越过两连接端子电极堆积到电阻体的下面，而该电阻体的电阻值变化。因此，为了避免变化该电阻值，必须通过将较大地加厚上述两连接端子电极的厚度尺寸，来扩大从电阻体的下面到印刷电路板的间隙，因此，不仅芯片电阻器的整体的高度尺寸增高，还存在重量增加的问题。
技术实现思路
本专利技术的目的在于提供一种解决上述问题的芯片电阻器及其制造方法。为了实现这样的目的，本专利技术的具有低电阻值的芯片电阻器，如在第1项专利技术中，由用高电阻的金属和低电阻的金属的合金形成长方体的电阻体、和设在该电阻体的两端的连接端子电极构成，其特征在于在上述电阻体的表面上，形成有由电阻比构成该电阻体的合金低的纯金属制成的镀层。此外，在第2项专利技术中，其特征在于构成上述电阻体的合金具有负的电阻温度系数。此外，在第3及第4项专利技术中，其特征在于在上述电阻体的中途部分设置截面积的部分缩小部，并用上述镀层填埋该截面积的部分缩小部。此外，在第5项专利技术中，其特征在于形成在电阻体的表面的镀层，在连接端子电极之间被断开、或连接端子电极之间的至少一部分被形成窄宽度。此外，在第6及第7项专利技术中，其特征在于将上述连接端子电极设成从电阻体的两端一体延伸到该电阻体的下面侧的形式，并将上述镀层延长到其表面。此外，在第8项及第9项专利技术中，其特征在于在上述电阻体的下面的两端固定作为连接端子电极的金属板，并由绝缘体覆盖形成了上述镀层的电阻体的上面和电阻体的下面中的上述连接端子电极之间。此外，在第10及第11项专利技术中，其特征在于将电阻体的至少下面除两端部分之外用绝缘体覆盖，在上述电阻体的下面中未被上述绝缘体覆盖的两端部分形成金属镀层，并将该金属镀层作为上述电阻体的连接端子电极。此外，在第12及第13项专利技术中，其特征在于与覆盖上述电阻体的下面的绝缘体的厚度大致相等或加厚地形成形成在下面两端部分上的金属镀层的厚度。此外，在第14及第15项专利技术中，其特征在于用绝缘体覆盖上述电阻体的上面及左右两侧面。此外，关于本专利技术的具有低电阻值的芯片电阻器的制造方法，在第16项专利技术中，其特征在于，包括由高电阻的金属和低电阻的金属的合金板来制作一体设置多根构成电阻体的引线的引线框的工序；对于上述引线框的各引线的电阻体的表面由纯金属形成镀层的工序；调整上述引线框的各引线的电阻体的电阻值的工序；用绝缘体覆盖上述引线框的各引线的电阻体后，从引线框上切下该电阻体的工序。此外，在第17项专利技术中，其特征在于，包括将一体化排列多个用高电阻的金属和低电阻的金属的合金形成长方体的电阻体而成的电阻体用合金板、和使用电阻比该合金板低的金属的连接端子电极用金属板重叠接合，而形成叠层素材金属板的工序；在上述叠层素材金属板的电阻体用合金板的上面形成纯金属的镀层后、去除上述连接端子电极用金属板中的连接端子电极以外的部分，或者，在去除上述叠层素材金属板中的连接端子电极以外的部分后、在上述电阻体用合金板的上面形成纯金属的镀层的工序；用绝缘体覆盖上述电阻体用合金板的上面及上述连接端子电极用金属板的下面中的连接端子电极以外的部分的工序；按每个电阻体切断上述叠层素材金属板的工序。此外，在第18项专利技术中，其特征在于，包括由金属板制作长方形的电阻体的工序；对于电阻体的表面形成纯金属镀层的工序；除其两端部分之外，用绝缘体覆盖上述电阻体中的至少下面的工序；对于上述电阻体的下面中的未被上述绝缘体覆盖的两端部分，形成作为上述电阻体的连接端子电极的金属镀层的工序。此外，第19项专利技术中，其特征在于，包括由金属板制作长方形的电阻体的工序；对于电阻体的表面形成纯金属镀层的工序；除其下面的两端部分之外，用绝缘体覆盖上述电阻体的下面、下面及左右两侧面的工序；对于上述电阻体的下面中的未被上述绝缘体覆盖的两端部分，形成作为上述电阻体的连接端子电极的金属镀层的工序。此外，在第20项专利技术中，其特征在于，包括由金属板制作一体设置多根构成电阻体的引线而成的引线框的工序；对于上述引线框的各引线的电阻体的表面，形成纯金属的镀层的工序；除了其两端部分之外，用绝缘体覆盖上述引线框的各引线的电阻体的至少下面的工序；在从引线框上切下上述引线框的各引线框上的电阻体后、对于其下面中的未被上述绝缘体覆盖的两端部分形成作为上述电阻体的连接端子电极的金属镀层，或者，对于上述各引本文档来自技高网...

【技术保护点】
一种具有低电阻值的芯片电阻器，由用高电阻的金属和低电阻的金属的合金形成长方体的电阻体、和设在该电阻体的两端的连接端子电极构成，其特征在于：在上述电阻体的表面上，形成有由电阻比构成该电阻体的合金低的纯金属的镀层。

【技术特征摘要】
JP 2002-6-13 172892/2002;JP 2002-6-13 172893/20021.一种具有低电阻值的芯片电阻器，由用高电阻的金属和低电阻的金属的合金形成长方体的电阻体、和设在该电阻体的两端的连接端子电极构成，其特征在于在上述电阻体的表面上，形成有由电阻比构成该电阻体的合金低的纯金属的镀层。2.如权利要求1所述的具有低电阻值的芯片电阻器，其特征在于构成上述电阻体的合金具有负的电阻温度系数。3.如权利要求1所述的具有低电阻值的芯片电阻器，其特征在于在上述电阻体的中途部分设置截面积的部分缩小部，并用上述镀层填埋该截面积的部分缩小部。4.如权利要求2所述的具有低电阻值的芯片电阻器，其特征在于在上述电阻体的中途部分设置截面积的部分缩小部，并用上述镀层填埋该截面积的部分缩小部。5.如权利要求1～4中任一项所述的具有低电阻值的芯片电阻器，其特征在于形成在电阻体的表面的镀层，在连接端子电极之间被断开、或连接端子电极之间的至少一部分被形成窄宽度。6.如权利要求1～4中任一项所述的具有低电阻值的芯片电阻器，其特征在于将上述连接端子电极设成从电阻体的两端一体延伸到该电阻体的下面侧的形式，并将上述镀层延长到其表面。7.如权利要求5所述的具有低电阻值的芯片电阻器，其特征在于将上述连接端子电极设成从电阻体的两端一体延伸到该电阻体的下面侧的形式，并将上述镀层延长到其表面。8.如权利要求1～4中任一项所述的具有低电阻值的芯片电阻器，其特征在于在上述电阻体的下面的两端固定作为连接端子电极的金属板，并用绝缘体覆盖形成了上述镀层的电阻体的上面和电阻体的下面中的上述连接端子电极之间。9.如权利要求5所述的具有低电阻值的芯片电阻器，其特征在于在上述电阻体的下面的两端固定作为连接端子电极的金属板，并用绝缘体覆盖形成了上述镀层的电阻体的上面和电阻体的下面中的上述连接端子电极之间。10.如权利要求1～4中任一项所述的具有低电阻值的芯片电阻器，其特征在于将电阻体的至少下面除两端部分之外用绝缘体覆盖，在上述电阻体的下面中未被上述绝缘体覆盖的两端部分形成金属镀层，并将该金属镀层作为上述电阻体的连接端子电极。11.如权利要求5所述的具有低电阻值的芯片电阻器，其特征在于将电阻体的至少下面除两端部分之外用绝缘体覆盖，在上述电阻体的下面中未被上述绝缘体覆盖的两端部分形成金属镀层，并将该金属镀层作为上述电阻体的连接端子电极。12.如权利要求10所述的具有低电阻值的芯片电阻器，其特征在于与覆盖上述电阻体的下面的绝缘体的厚度大致相等或加厚地形成形成在下面两端部分上的金属镀层的厚度。13.如权利要求11所述的具有低电阻值的芯片电阻器，其特征在于与覆盖上述电阻体的下面的绝缘体的厚度大致相等...

【专利技术属性】
技术研发人员：塚田虎之，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[日本]