芯片电阻器及其制造方法技术

本发明专利技术提供一种芯片电阻器（Ａ１），其包括：芯片状电阻体（１），在该电阻体的底面（１ａ）上相互隔开间隔而设置的两个电极（３１），以及设置在这两个电极之间的绝缘膜（２１）。在从上下方向上观察的情况下，各电极（３１）具有与绝缘膜（２１）重合的重叠部（３１ｃ）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及。
技术介绍
本说明书的图15表示是在下述专利文献1中揭示的芯片电阻器。图示的芯片电阻器B设置有由金属制成的电阻体90、以及固定在该电阻体的底面90a上的一对电极91。电极91以规定的间隔s5而隔开间隔，在各电极91的下面形成焊料(solder)层92。专利文献1日本特开2002-57009号公报在电阻体90的尺寸不变的情况下，芯片电阻器B的电阻值与电极91之间的间隔s5成正比。即，能够通过变更间隔s5来改变芯片电阻器B的电阻值。从图15可以得知，如果间隔s5增大，则各电极91的宽度s6减小，如果间隔s5减小，则各电极91的宽度s6增大。如上所述，在现有技术的芯片电阻器B中，是通过改变间隔s5来改变宽度s6。因此，有时会发生下述所不希望的情况。芯片电阻器B，例如相对于电路板进行焊料焊接。此时，期望芯片电阻器B的各电极91能够与在电路板上形成的连接端子适宜地进行机械与电气接合。为此，上述连接端子的尺寸必须与电极91的尺寸相对应。但是，在这样的结构中，在变更芯片电阻器B的电阻的情况下，必须改变上述连接端子的尺寸，因此，就会引起电路板的生产效率下降以及成本上升等所不希望的情况发生。
技术实现思路
本专利技术是鉴于上述问题而提出的。因此，本专利技术的目的在于提供一种芯片电阻器，即使在电阻值不同的情况下，也能够保持电极尺寸为一定。而且，本专利技术的另一目的在于提供一种能够高效率、且适宜地制造这种芯片电阻器的方法。由本专利技术的第一方面所提供的芯片电阻器，包括包含底面、与该底面相反的上面、两个端面以及两个侧面的芯片状的电阻体，在上述电阻体的底面上相互隔开间隔设置的两个电极，以及设置在上述两个电极之间的绝缘体。在上述底面与上述上面相互隔开间隔的方向上看到的情况下，上述两个电极中的至少一个与上述绝缘体相互重合。优选上述绝缘体是全体平坦的树脂膜，上述至少一个电极包含在上述树脂膜上延伸的重叠部。或者是，上述绝缘体包含位于上述两个电极之间的第一部分，以及与上述第一部分一体形成的第二部分，该第二部分在上述至少一个电极上延伸。优选上述的芯片电阻器还设置有覆盖上述电阻体的上述端面以及上述电极并且容易进行焊料焊接的层。优选上述的芯片电阻器还设置有在上述电阻体的上述上面上形成的追加绝缘膜，以及通过该加绝缘膜而相互隔开间隔的两个辅助电极。由本专利技术的第二方面所提供的芯片电阻器的制造方法，包括以下工序在金属制的电阻体材料的单个面上形成绝缘膜图案的工序，在上述单个面上跨越未形成上述绝缘膜的区域与上述绝缘膜而形成导电层的工序，以及将上述电阻体材料分为多个芯片，使得上述导电层的一部分作为夹持上述绝缘膜的一部分并隔开间隔的一对电极而形成的工序。优选上述电阻体材料是金属制的板以及金属制的棒中的任意一个。优选上述形成导电层的工序包含在上述单个面上跨越未形成上述绝缘膜的区域与上述绝缘膜而通过印刷形成第一导电层的工序，以及在上述第一导电层上通过电镀处理而形成第二导电层的工序。优选上述绝缘膜的图案形成是通过厚膜印刷而进行。由本专利技术的第三方面所提供的芯片电阻器的制造方法，包括以下工序在金属制的电阻体材料的单个面上形成第一绝缘膜图案的工序，在上述电阻体材料的单个面中未形成上述绝缘膜的区域形成导电层的工序，在上述电阻体材料的单个面中跨越上述第一绝缘膜与上述导电层而形成第二绝缘膜图案的工序，以及将上述电阻体材料分为多个芯片，使得作为上述导电层的一部分夹持上述绝缘膜的一部分并隔开间隔的一对电极而形成的工序。优选上述第一绝缘膜及上述第二绝缘膜的图案形成是通过厚膜印刷而进行。优选上述导电层的形成是通过电镀而进行。关于本专利技术的其它特征与优点，可以通过以下参照附图所做的说明而得到更好的理解。附图说明图1是表示基于本专利技术第一实施例的芯片电阻器的立体图。图2是沿着图1中的II-II线的截面图。图3是沿着图1中的III-III线的截面图。图4是表示第一实施例的电阻器的仰视图。图5A是表示基于本专利技术的芯片电阻器的制造中所使用的框架的立体图；图5B是表示该框架的主要部分的平面图。图6A以及图6B是表示第一实施例的芯片电阻器的制造方法的一个工序的平面图。图7是表示上述制造方法的另一个工序的平面图。图8A以及图8B是表示上述制造方法的又一个工序的平面图。图9是表示基于本专利技术的第二实施例的芯片电阻器的立体图。图10是沿着图9中的X-X线的截面图。图11A以及图11B是表示第二实施例的芯片电阻器的制造方法的一个工序的平面图。图12A以及图12B是表示第二实施例的芯片电阻器的制造方法的另一个工序的平面图。图13A以及图13B是表示第二实施例的芯片电阻器的制造方法的又一个工序的平面图。图14A是表示基于本专利技术的第三实施例的芯片电阻器的仰视图；图14B是表示该芯片电阻器的制造中途的一个状态的图。图15是表示现有技术的芯片电阻器的一例的立体图。具体实施例方式下面，参照附图对本专利技术的实施方式进行具体说明。图1～图4表示的是基于本专利技术第一实施例的芯片电阻器。该芯片电阻器A1，设置有电阻体1、绝缘膜21～23、一对下方电极31、一对上方电极(辅助电极)33、以及用于容易进行焊料焊接的一对镀层4(图4中未图示)。芯片电阻器A1，例如具有0.5mΩ～100mΩ左右的低电阻值。其中，该数值仅仅用于例示，本专利技术并不限于这样的具有低电阻值的电阻器。就电阻体1而言，其是厚度为一定、并且在平面视图上观察为矩形的芯片状物，如图2或者图3所示，其具有底面1a、上面1b、两个端面1c(X方向上相互隔开间隔)、以及两个侧面1d(X方向上为长条形状)。电阻体1，例如由Ni-Cu合金或者Cu-Mn合金所构成。但是，本专利技术并不局限于此，也可以通过能够达到目标电阻率的其它材料来构成电阻体1。各绝缘膜21～23，例如由环氧系树脂所构成。绝缘膜21被设置成覆盖电阻体1的底面1a中的两个下方电极31之间的区域。绝缘膜22被设置成覆盖电阻体1的上面1b中的两个辅助电极33之间的区域。绝缘膜23被设置成覆盖电阻体1的各侧面1d的全体。一对下方电极31是在电阻体1的底面1a上在X方向上隔开间隔而设置的。如图2所示，各电极31具有在第一导电层31A上重叠第二导电层31B的双层结构。从图2以及图4可以得知，各电极31形成为覆盖电阻体1的底面1a的一部分(未被绝缘膜21所覆盖的部分)以及绝缘膜21的一部分的双方。对于各电极31中的覆盖绝缘膜21的部分，以下称为“重叠部(overlapping)(符号31c)”。在图4中，对重叠部31c标注阴影。一对辅助电极33被设置成在电阻体1的上面1b上夹持绝缘膜22而隔开间隔。辅助电极33与下方电极31的第二导电层31B是同一材质，例如通过镀铜处理所形成。如图2所示，各镀层4，是覆盖下方电极31、辅助电极33、以及电阻体1的端面1c而一体形成的部件。镀层4例如可以由锡(Sn)构成，但是，也可以使用其它材料。电阻体1的厚度，例如为0.1mm～1mm左右，下方电极31与辅助电极33的厚度，例如为30μm～100μm左右。此外，各绝缘膜21～23的厚度，例如为20μm左右，镀层4的厚度，例如为5μm左右。电阻体1的长度以及宽度，例如为2～7mm左右。当然，电阻体1的尺寸并不局限于上述数值，只要是对应所希望的电阻值本文档来自技高网...

【技术保护点】
一种芯片电阻器，其特征在于，包括：包含底面、与该底面相反的上面、两个端面以及两个侧面的芯片状的电阻体，在所述电阻体的底面上相互隔开间隔设置的两个电极，以及设置在所述两个电极之间的绝缘体，其中，在所述底面与所述上面相互隔开间隔的方向上观察的情况下，所述两个电极中的至少一个与所述绝缘体相互重合。

【技术特征摘要】
【国外来华专利技术】JP 2004-3-24 086752/20041.一种芯片电阻器，其特征在于，包括包含底面、与该底面相反的上面、两个端面以及两个侧面的芯片状的电阻体，在所述电阻体的底面上相互隔开间隔设置的两个电极，以及设置在所述两个电极之间的绝缘体，其中，在所述底面与所述上面相互隔开间隔的方向上观察的情况下，所述两个电极中的至少一个与所述绝缘体相互重合。2.如权利要求1所述的芯片电阻器，其特征在于所述绝缘体是全体平坦的树脂膜，所述至少一个电极，包含在所述树脂膜上延伸的重叠部。3.如权利要求1所述的芯片电阻器，其特征在于所述绝缘体包含位于所述两个电极之间的第一部分，以及与该第一部分一体形成的第二部分，该第二部分在所述至少一个电极上延伸。4.如权利要求1所述的芯片电阻器，其特征在于还设置有覆盖所述电阻体的所述端面以及所述电极并且容易进行焊料焊接的层。5.如权利要求1所述的芯片电阻器，其特征在于还设置有在所述电阻体的所述上面形成的追加绝缘膜，以及通过该追加绝缘膜而相互隔开间隔的两个辅助电极。6.一种芯片电阻器的制造方法，其特征在于，包括以下工序在金属制的电阻体材料的单个面上形成绝缘膜图案的工序，在所述单个面上跨越未形成所述绝缘膜的区域上与所述绝缘膜上而...

【专利技术属性】
技术研发人员：谷村政宪，塚田虎之，田中幸作，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[日本]