薄膜型芯片电阻器的制造方法技术

本发明专利技术提供一种薄膜型芯片电阻器的制造方法。该制造方法具备：对于将构成一个芯片电阻器的多个芯片基板（１）进行一体化而构成的原材料板（Ａ），在其表面设置用于分割为每个所述芯片基板的纵切槽（Ａ１）以及横切槽（Ａ２）的工序；以及，在所述原材料板（Ａ）的表面由溅射等薄膜处理形成导体膜（Ｂ）的工序。形成所述导体膜（Ｂ）的薄膜处理工序，是在向所述原材料板（Ａ）的表面重叠掩片（Ｅ）的状态下进行的工序，其中，所述掩片以仅覆盖所述原材料板的表面中的所述纵切槽（Ａ１）以及横切槽（Ａ２）部分的方式构成。从而，可谋求制造成本的降低和不良品产生率的降低。

【技术实现步骤摘要】

本专利技术涉及在耐热绝缘材料的芯片基板的表面上制造芯片电阻器的方法，该芯片电阻器是由溅射或真空蒸镀等的薄膜处理将电阻器变为薄膜状而形成的。
技术介绍
一般，这种薄膜型芯片电阻器具有如下的结构例如在特开2001-35702号公报中所述，且如图1以及图2中所示，在陶瓷等的耐热绝缘材料的芯片基板1的表面上，由溅射等的薄膜处理，将薄膜电阻体2变为两端为广幅部2a、2b，中间为窄幅部2c的图案图形而形成。此外，在所述薄膜型芯片电阻器中，具有如下的结构如图2(a)所示，在该电阻体2的两端的广幅部2a、2b上重叠形成电极3、4，在这两个电极3、4的表面上设置连接用凸台(bump)5、6，还有形成覆盖所述电阻体2的盖层(cover coat)7；或者，具有以下结构如图2(b)中两点划线所示，在该电阻体2的两端的广幅部2a、2b上重叠形成电极8、9，在所述芯片基板1的两端面上设置连接用端子电极10、11，还有形成覆盖所述电阻体2的盖层12。以往，在制造所述薄膜型芯片电阻器时，采用以下所述的方法。即下述的方法i)首先，如图3以及图4所示，准备下述的原材料板A该原材料板A是将多个所述芯片基板1沿纵向以及横向并列一体化，且在表面上设置用于分割为每个所述芯片基板1的纵方向的切槽A1以及横方向的切槽A2而构成的。ii)将所述原材料板A的整体装填到密封容器内，通过对其表面使用构成电阻体2的材料对像进行溅射，或进行真空蒸镀等的薄膜处理，在所述原材料板A的表面的整体上，如图5所示，将在所述电阻体2上的导体膜B形成为薄膜状。iii)接着，如图6所示，在所述导体膜B的表面的整体上形成负抗蚀膜C后，通过对该抗蚀膜C在每个所述芯片基板1的位置上设置与所述电阻体2相同的图案形状的通孔D1等光透过部而构成光掩膜D，将光掩膜D重叠的状态下照射曝光，使所述负抗蚀膜C感光。iv)接着，通过进行浸渍在显影液中的显影处理，如图7所示，在所述各芯片基板1的位置上残留形成所述电阻体2的图案形状的抗蚀膜C，去除其它部分的抗蚀膜。v)接着，将所述原材料板A的整体浸渍在可溶解所述导体膜B的蚀刻溶液中，进行蚀刻处理，如图8所示，通过将在所述导体膜B中未覆盖所述抗蚀膜C的部分溶解、去除，在所述抗蚀膜C的下侧残留形成规定图案形状的电阻体2。vi)接着，如图9所示，将所述抗蚀膜C由基于干灰化或溶液的抗蚀剂剥离等而去除后，将所述原材料板A沿所述纵切槽A1以及横切槽A2断裂分割，形成按每个的多个芯片基板1。即，现有的制造方法是下述的方法在预先设置纵切槽A1以及横切槽A2而形成的原材料板A的表面整体上，将导体膜B通过溅射或真空蒸镀而形成，然后，通过使用对于该导体膜B的抗蚀膜C进行光蚀刻，形成规定图案形状的电阻体2后，将所述原材料板A沿所述各切槽A1、A2分割为多个按每个的芯片基板1。但是，在现有的制造方法中，在原材料板A的表面通过溅射或真空蒸镀而形成导体膜B时，通过将该溅射或真空蒸镀的导体膜B也形成在所述原材料板A的表面的预先设置的各切槽A1、A2内，从而在此之后的蚀刻处理工序中，必须按照将所述导体膜B中不需要的部分，即将所述各切槽A1、A2内的部分也完全去除的方式进行。在该蚀刻处理工序中，如果在所述各切槽A1、A2内残留导体膜B，那么不仅很难将所述原材料板A分割为每个芯片基板1，而且，在进行如上所述的分割前，在对该电阻体2以在其两端接触通电用的触针的状态通电并测定电阻值的同时，按照使该电阻值变为规定值的方式进行修整调整时，由于残留在所述各切槽A1、A2内的导体膜B，因此不能测定准确的电阻值，从而修整调整的精度降低，制品的成品率下降。并且，即使在将所述原材料板A沿各切槽A1、A2进行分割后，由于在切槽A1、A2的部分中残留导体膜，如图2(b)所示，在形成连接用端子电极10、11后，在该连接用端子电极10、11的表面上形成用于提高锡焊性能的镀层时，在如上所述残留的导体膜的部分中产生电镀不良的情况。然而，所述溅射等的薄膜处理的导体膜B也形成在所述各切槽A1、A2内较深的部分中，因此该部分的膜厚比其他部分即表面的部分大幅变厚，因此，在将所述导体膜B中所述各切槽A1、A2内的部分通过蚀刻处理完全去除时，肯定会将蚀刻处理的时间变长。在蚀刻处理中需要长时间，肯定会带来制造成本的增加，而且在蚀刻处理中，将该蚀刻处理在所述抗蚀膜C的下侧也进行，不能将电阻体2形成规定的图案形状，或，将所述抗蚀膜C浸在蚀刻液中而在电阻体2上产生小孔，因此像其电阻值大于规定值那样，增大了不良产品的产生几率。
技术实现思路
本专利技术正是将提供解决这些问题的制造方法作为技术课题的专利技术。本专利技术的第1方案如下一种，其特征在于，具备制造将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的工序；或者，对于将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，以在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的方式制造的工序；且还具备向所述原材料体的表面，以在该表面中的所述各芯片基板的位置上具备与电阻体相同图案形状的通孔从而覆盖所述纵切槽以及横切槽部分的方式重叠掩片，而在该状态下，在所述原材料板的表面上由薄膜处理而形成导体膜的工序。根据所述的构成，通过将在所述原材料板的表面上形成导体膜的工序，在向所述原材料体的表面，以在该表面中的所述各芯片基板的位置上具备与电阻体相同图案形状的通孔从而覆盖所述纵切槽以及横切槽部分的方式重叠掩片的状态下进行，在所述纵切槽以及横切槽内不会形成导体膜，或很少形成，而在该状态下，可由导体膜将电阻体形成规定的图案形状而形成，因此可省略蚀刻处理工序，可大幅减小制造成本以及不良品的产生率。本专利技术的第2方案如下。一种，具备制造将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的工序，或者，对于将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，以在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的方式制造的工序，且还具备在所述原材料体的表面上由薄膜处理形成导体膜的工序；在所述原材料板的表面上形成抗蚀膜的工序；对于所述抗蚀膜，以在所述各芯片基板的部分将抗蚀膜形成为与电阻体相同形状而残留的方式，进行照射曝光而显影的工序；去除所述抗蚀膜后，将所述原材料体分割为所述每个芯片基板的工序；其特征在于形成所述导体膜的薄膜处理工序，是在向所述原材料板的表面重叠掩片的状态下进行的工序，其中，所述掩片以仅覆盖所述原材料板的表面中的所述纵切槽以及横切槽部分的方式构成。根据所述构成，在薄膜处理工序中，通过掩片，可不在所述纵切槽以及横切槽内形成导体膜、或可很少形成导体膜，而在此之后，可缩短在蚀刻处理工序中所需要的时间，因此可大幅减少电阻体不形成为规定的图案形状或产生像在电阻器中产生小孔那样的不良品的概率。并且，与所述蚀刻处理工序的时间的缩短和不良品的产生率的降低相对应，可大幅减小制造成本。特别地，根据本专利技术的第2方案，由于可由使用对导体膜的抗蚀膜进行的干灰化形成所述电阻体，因此与所述第1方案相比，具有进一步谋求本文档来自技高网...

【技术保护点】
一种薄膜型芯片电阻器的制造方法，其特征在于，具备：制造将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的工序，或者，对于将构成一个芯 片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，以在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的方式制造的工序，且还具备：向所述原材料体的表面，以在该表面中的所述各芯片基板的位置上具备与电阻体相同 图案形状的通孔从而覆盖所述纵切槽以及横切槽部分的方式重叠掩片，而在该状态下，在所述原材料板的表面上由薄膜处理而形成导体膜的工序。

【技术特征摘要】
JP 2004-2-9 2004-032437;JP 2004-2-9 2004-0324381.一种薄膜型芯片电阻器的制造方法，其特征在于，具备制造将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的工序，或者，对于将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，以在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的方式制造的工序，且还具备向所述原材料体的表面，以在该表面中的所述各芯片基板的位置上具备与电阻体相同图案形状的通孔从而覆盖所述纵切槽以及横切槽部分的方式重叠掩片，而在该状态下，在所述原材料板的表面上由薄膜处理而形成导体膜的工序。2.一种薄膜型芯片电阻器的制造方法，具备制造将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的工序，或者，对于将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，以在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的方式制造的工序，且还具备在所述原材料体的表面上由薄膜处理形成导体膜的工序；在所述原材料板的表面上形成抗蚀膜的工序；对于所述抗蚀膜，以在所述各芯片基板的部分将抗蚀膜形成为与电阻体相同形状而残留的方式，进行照射曝光而显影的工序；去除所述抗蚀膜后，将所述原材料体分割为所述每个芯片基板的工序；其特征在于形成所述导体膜的薄膜处理工序，是在向所述原材料板的表面重叠掩片的状态下进行的工序，其中，所述掩片以仅覆盖所述原材料板的表面中的所述纵切槽以及横切槽部分的方式构成。3.根据所述权利要求1或2中所记载的薄膜型芯片电阻器的制造方法，其特征在于，所述掩片中的覆盖所述纵切槽以及横切槽部分的宽度尺寸，是所述纵切槽以及横切槽的槽宽尺寸的1.1～4倍。...

【专利技术属性】
技术研发人员：尾崎信夫，谷村政宪，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[日本]