非易失性冗余地址存储器制造技术

要制造不包括任何具缺陷存储储存胞元的一半导体存储装置系为一难事，一解决的方法是，在一装置上产生较所需为多的储存胞元，并且将该具缺陷储存胞元以该冗余储存胞元进行取代，而此解决方案，除了要求该取代储存胞元的地址之外，系亦要求该具缺陷储存胞元的地址在一内存中被保存，本发明专利技术则是教示非易失存储胞元，特别是磁阻性随机存取内存（ＭＲＡＭ）胞元的使用，以用以储存该等地址，而非易失存储胞元系可以有效地取代当前所使用之激光熔丝，并且，亦可以提供在该装置的制造期间，消除该激光熔丝熔烧步骤的优点。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术系一般而言相关于集成电路，并且，系特别地相关于在存储储存装置中，使用非易失存储胞元以作为熔丝组件的替代。
技术介绍
随着集成电路之装填变得越来越复杂以及密集，于该积体装置中发生一故障或是缺陷的机率系亦随之增加，而此通常仅系简单的由于在该集成电路上装置数量的增加所造成，并且，由于存储储存装置系倾向于极端地且密集地进行封装，因此，此系为存储储存装置，例如动态随机存取内存(DRAM)、静态RAM、磁性电阻RAM(MRAM)等，的一特别的问题，一通常用于处理该增加之失败机率的技术系于该集成电路上包括有冗余组件，举例而言，存储储存装置系可以包含用于取代有缺陷之区段以及数组的额外储存胞元区段以及数组。一种使用冗余存储区段以及数组的方法系为，利用激光熔丝以储存有缺陷之存储储存胞元的存储地址，因此，当该有缺陷之存储储存胞元进行存取时，电路系会将该存取更改方向至没有缺陷的一冗余储存胞元，然而，激光熔丝的使用系需要一额外的制造步骤，而在此制造步骤中，在该存储储存装置中的存储储存胞元系进行扫瞄，并且有缺陷的储存胞元系加以标示，以及其位置写入(烧断)该激光熔丝，而此额外的制造步骤，就时间以及金钱而论，其系皆会增加该储存装置的成本。此外，因为该激光熔丝系于该制造程序期间以及封装开始之前进行写入，因此，在该集成电路完成封装之后，该激光熔丝并无法进行更新，所以，万一有额外的存储储存胞元在使用期间变成有缺限的话，则其地址并无法被写入(被储存进入该激光熔丝)，而且，冗余储存胞元也无法进行取代，这则会使得该存储储存装置无法再使用。是以，系已经有对能够用于储存关于有缺陷之存储储存胞元之信息，并且亦具备有在该储存装置已经使用后，更新关于有缺陷之存储储存胞元之信息的能力的方法以及设备的需求。内容根据本专利技术的一观点，本专利技术系提供一半导体存储装置，其包括一第一内存，以用于将逻辑资料数值储存于储存胞元之中，一地址解码器，其系耦接至该第一内存，而该地址解码器系包括用以译码提供至该存储装置之地址位以及用以选择一储存胞元的电路，一冗余控制器，其系耦接至该地址解码器，而该冗余控制器则系包括一第二内存，用以储存具缺陷存储储存胞元的一地址列表，以及一冗余存储储存胞元，以用于每一具缺陷的存储储存胞元，其中，该第二内存系包括非易失存储胞元，一冗余地址解码器，其系耦接至该冗余控制器，而该冗余地址解码器系包括用以译码该等取代存储储存胞元之该等地址位、并进而选择在冗余内存中的一冗余存储储存胞元的电路，以及一冗余内存，其系耦接至该冗余地址解码器，而该冗余内存系包括冗余存储储存胞元。根据本专利技术的另一观点，本专利技术系提供一种在一半导体存储装置中提供缺陷容忍度的方法，该方法器包括测试存储储存胞元之缺陷，决定具缺陷之存储储存胞元，将具缺陷存储储存胞元保存至非易失内存，以及使冗余存储储存胞元与该具缺陷存储储存胞元产生相关。本专利技术系提供数种优点。举例而言，藉由利用本专利技术的一较佳实施例，系使得储存在该非易失内存中之信息，在该继储存装置已经加以封装之后并且已经于使用中，仍然可以进行更新，而此亦使得新的具缺陷存储胞元之地址可以被增加至一具缺陷存储胞元地址列表中，并且，也使得该存储储存装置可以连续的使用，否则的话，这将会导致该存储储存装置被丢弃。而此更新该具缺陷存储胞元地址列表的能力，则系使得对新的具缺陷存储胞元之周期性检查，以及将任何新的具缺陷存储胞元增加至该具缺陷存储胞元列表都成为可能。此外，由于该非易失内存相较于该激光熔丝系具有较小的尺寸，因此，当与使用激光熔丝来储存信息的状况相较时，使用本专利技术之一较佳实施例系考虑到较大的信息密度，而该较大的信息密度则使得用以保存相同量的地址信息所需要的兼容脚位(footprint)较少，再者，藉由使用本专利技术的一较佳实施例，系可以节省制造成本，因为在制造程序期间为了熔烧该激光容的额外步骤系已不再需要，事实上，藉由使用本专利技术的一较佳实施例，系会允许该存储储存装置的完整制造以及封装，然后，也使得该储存装置可以在往后时间的进行测试。另外，藉由使用本专利技术之一较佳实施例，其系可以有交叉点数组架构，或是MRAM FET架构的选择，是以，使用者系可以使用任何一目前正在使用的既存装置架构，而不需要改变任何特别的装置架构。简单图式说明本专利技术上述之特征藉由接下来关连于附加图式的考虑系将会有更清楚的了解，其中第1图其系显示习知半导体存储电路的一方块图，而该半导体存储电路系以一冗余存储空间以及功能性逻辑为特征，以支持利用来自该冗余储存空间之存储储存胞元来取代有缺陷之存储储存胞元；第2A图其系图例说明在根据本专利技术之一较佳实施例中，被配置在一桥接建构中之四MRAM储存胞元的一方块图，而该桥接建构则是配置于用于储存一二进元数值之一交叉点数组架构之中；第2B图其系图例说明在根据本专利技术之一较佳实施例中，被配置在一桥接建构中之四MRAM储存胞元的一方块图，而该桥接建构则是配置于用于储存一二进元数值之一MRAM FET架构之中；第3图其系图例说明根据本专利技术之一较佳实施例，显示为两个分压器之来自第二图的该四MRAM储存胞元的一方块图；第4A图至第4B图其系图例说明在根据本专利技术之一较佳实施例中，被配置在一桥接建构中之两个以及一MRAM储存胞元的方块图，而该桥接则是配置于用于储存一二进元数值之一交叉点数组架构之中；第4C图至第4D图其系图例说明在根据本专利技术之一较佳实施例中，被配置在一桥接建构中之两个以及一MRAM储存胞元的方块图，而该桥接则是配置于用于储存一二进元数值之一MRAM FET架构之中；第5图其系图例说明根据本专利技术之一较佳实施例，用于保护储存在一非易失内存中之一资料位群组的一错误编码码数组；以及第6图其系图例说明根据本专利技术之一较佳实施例，用于决定有缺陷之存储胞元以及将其地址增加至一非易失内存的一算法。实施方式各种实施例的制造以及使用系于之后有详尽的讨论，然而，应该要了解的是，本专利技术系在于提供许多可于广泛变化的特殊上下文中具体化实施之可应用的具专利技术性技术，所讨论的特殊实施例系仅是制造以及使用本专利技术之特殊举例方式，因此，并不会限制本专利技术的范围。不管逻辑信息是如何被储存于存储储存装置之中，无论是经由一电压或是经由磁性，其系倾向于极端密集地进行装载，而这密集的承载量系亦使得在一大小不断减少的储存装置中之不断增加的信息储存量成为可能。随着在一单一储存装置中的储存胞元数量的增加，在该储存装置中之一或各多个储存胞元中出现缺陷的机率亦随之增加，由于一单一储存装置有越来越多的储存胞元，因此，能发现不具缺陷之储存胞元之一储存装置的机率已经渐渐趋近于零，如此的结果是，有许多的方法以及设备已经发展出来，以增加存储储存装置的产率，其中的一方法是，包含比所需更多个存储储存胞元，然后，以此额外的储存胞元来取代有缺陷的储存胞元，而当提及以另一储存胞元来取代一单一具缺陷储存胞元时，其通常是以另一区段或数组的储存胞元取代包含该具缺陷储存胞元的整个区段或数组的储存胞元。利用上述的方法，被认为具缺陷之存储储存胞元的地址系会被略过，而来自该额外组之存储储存胞元的不具缺陷存储储存胞元，通常称为冗余内存，则用于取代其位置。每当一具缺陷之存储储存胞元系进行存取时(无论是读取或是写入)，该具缺陷存储储存胞元的地本文档来自技高网...

【技术保护点】
一种半导体存储装置，其系包括：一第一内存，其系用于将逻辑资料数值储存于储存胞元之中；一地址解码器，其系耦接至该第一内存，而该地址解码器系包括用以译码提供至该存储装置之地址位以及用以选择一储存胞元的电路；一冗余控制器， 其系耦接至该地址解码器，而该冗余控制器系包括一第二内存，用以储存具缺陷存储储存胞元的一地址列表，以及一冗余存储储存胞元，以用于每一具缺陷的存储储存胞元，其中，该第二内存系包括非易失、电阻性存储胞元；一冗余地址解码器，其系耦接至该冗余 控制器，而该冗余地址解码器系包括用以译码该等取代存储储存胞元之该等地址位、并进而选择在冗余内存中的一冗余存储储存胞元的电路；以及一冗余内存，其系耦接至该冗余地址解码器，而该冗余内存系包括冗余存储储存胞元。

【技术特征摘要】
US 2002-2-19 10/079,7741.一种半导体存储装置，其系包括一第一内存，其系用于将逻辑资料数值储存于储存胞元之中；一地址解码器，其系耦接至该第一内存，而该地址解码器系包括用以译码提供至该存储装置之地址位以及用以选择一储存胞元的电路；一冗余控制器，其系耦接至该地址解码器，而该冗余控制器系包括一第二内存，用以储存具缺陷存储储存胞元的一地址列表，以及一冗余存储储存胞元，以用于每一具缺陷的存储储存胞元，其中，该第二内存系包括非易失、电阻性存储胞元；一冗余地址解码器，其系耦接至该冗余控制器，而该冗余地址解码器系包括用以译码该等取代存储储存胞元之该等地址位、并进而选择在冗余内存中的一冗余存储储存胞元的电路；以及一冗余内存，其系耦接至该冗余地址解码器，而该冗余内存系包括冗余存储储存胞元。2.根据权利要求第1项所述之半导体装置，其中该冗余控制器系更进一步包括一比较器，以对该等地址位以及该具缺陷存储储存胞元之地址列表进行比较。3.根据权利要求第1项所述之半导体装置，其中，当该等地址位以及在该列表中之一具缺陷存储胞元之间发生匹配时，该冗余控制器系会失能该地址解码器，并且致能该冗余地址解码器。4.根据权利要求第3项所述之半导体装置，其中该冗余存储储存胞元系用于在该匹配存在时，取代该具缺陷储存胞元。5.根据权利要求第1项所述之半导体装置，其中该冗余存储储存胞元系包括一单一别储存胞元。6.根据权利要求第1项所述之半导体装置，其中该冗余存储储存胞元系包括复数个别储存胞元，以及该复数储存胞元系被用以储存该具缺陷内存的资料。7.根据权利要求第1项所述之半导体装置，其中该列表系储存有包含一具缺陷储存胞元之一整个储存胞元区段、以及用于每一具缺陷区段之一整个取代储存胞元区段的地址。8.根据权利要求第1项所述之半导体装置，其中该冗余内存以及该第一内存系由相同型态之存储胞元所制成。9.根据权利要求第1项所述之半导体装置，其中该冗余内存以及该第一内存系由不同型态之存储胞元所制成。10.根据权利要求第1项所述之半导体装置，其中该等电阻性存储胞元系为磁阻性随机存取内存(MRAM)胞元。11.根据权利要求第10项所述之半导体装置，其中一闩锁型态(latch-type)感应放大器(sense amp)系用于检索储存在该等MRAM胞元中的信息。12.根据权利要求第10项所述之半导体装置，其中用于检索储存在该等MRAM胞元中之信息的施加电压系大略相等于一单一MRAM胞元之击穿电压(breakdown voltage)的两倍。13.根据权利要求第10项所述之半导体...

【专利技术属性】
技术研发人员：H霍尼格施米德，H维赫曼恩，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]