一种嵌入式系统及其控制方法技术方案

本发明专利技术公开了一种嵌入式系统及其控制方法，所述系统包括：总线、存储器地址交换寄存器、存储器地址交换控制模块、第一闪存存储器、第二闪存存储器和随机存取存储器，存储器地址交换控制模块，用于在存储器地址交换寄存器为复位值时，控制第一闪存存储器直接与总线相连，以及控制第二闪存存储器通过存储器地址交换控制模块与总线连接，还用于在存储器地址交换寄存器为置位值时，控制第二闪存存储器直接与总线相连，以及控制第一闪存存储器通过存储器地址交换控制模块与总线连接。采用该系统，以较少的随机存取存储器，将尽可能多的闪存存储器中的程序数据通过随机存取存储器读取，提高读取速度，节约成本。

【技术实现步骤摘要】
一种嵌入式系统及其控制方法
本专利技术涉及嵌入式系统
，尤其涉及一种嵌入式系统及其控制方法。
技术介绍
微控制单元(MicroControlUnit，MCU)，又称单片微型计算机或者单片机，是指随着大规模集成电路的出现及其发展，将计算机的中央处理器(CentralProcessingUnit，CPU)、随机存取存储器(RandomAccessMemory，RAM)、只读存储器(Read-OnlyMemory，ROM)、定时计数器和多种输入/输出接口等集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。闪存(FlashMemory，简称Flash)是一种非易失性存储器，既能在掉电的情况下保存数据，又能够进行多次擦除和编程，具有较高的灵活性，逐渐成为MCU中非常重要的程序、数据存储器。随着MCU的发展，MCU中Flash的容量越来越大，Flash的读取速度成为制约MCU发展的一个重要因素。为了提升Flash的读取速度，大多采取将Flash中程序数据复制到与之相连的RAM中，RAM的读取速度远大于Flash的读取速度，从而提高对这部分程序数据的读取速度。但是现有技术中，为了提升更多Flash的读取速度，通过增加RAM单元来映射更多Flash单元，RAM单元和Flash单元一一对应设置，而一个RAM单元一般是由6个晶体管组成，比Flash单元需要更多的面积，因此现有技术存在成本较高的缺陷。
技术实现思路
有鉴于此，本专利技术实施例提供一种嵌入式系统及其控制方法，旨在使用较少的RAM，将尽可能多的Flash通过RAM提高读取速度，节约成本。第一方面，本专利技术实施例提供了一种嵌入式系统，包括：总线、存储器地址交换寄存器、存储器地址交换控制模块、第一闪存存储器、第二闪存存储器和随机存取存储器；所述存储器地址交换寄存器、所述存储器地址交换控制模块分别与所述总线连接；所述存储器地址交换控制模块还分别与所述第一闪存存储器、所述第二闪存存储器和所述随机存取存储器连接，用于在所述存储器地址交换寄存器为复位值时，控制所述第一闪存存储器直接与所述总线相连，以及控制所述第二闪存存储器通过所述存储器地址交换控制模块与所述总线连接，且将所述第二闪存存储器的程序数据写入到所述随机存取存储器；所述存储器地址交换控制模块还用于在所述存储器地址交换寄存器为置位值时，控制所述第二闪存存储器直接与所述总线相连，以及控制所述第一闪存存储器通过所述存储器地址交换控制模块与所述总线连接，且将所述第一闪存存储器的程序数据写入到所述随机存取存储器。可选的，所述存储器地址交换控制模块还用于在接收到第一读取请求时，从所述随机存取存储器读取与所述第一读取请求对应的程序数据。可选的，所述存储器地址交换控制模块还用于在接收到第一写入请求时，将所述程序数据写入到所述随机存取存储器和所述第二闪存存储器中。可选的，所述存储器地址交换控制模块还用于在接收到第二读取请求时，从所述随机存取存储器读取与所述第二读取请求对应的程序数据。可选的，所述存储器地址交换控制模块还用于在接收到第二写入请求时，将所述程序数据写入到所述随机存取存储器和所述第一闪存存储器中。第二方面，本专利技术实施例还提供了一种嵌入式系统的控制方法，包括：存储器地址交换控制模块获取所述存储器地址交换寄存器的寄存值；若所述寄存值为复位值，控制所述第一闪存存储器直接与所述总线相连，以及控制所述第二闪存存储器通过所述存储器地址交换控制模块与所述总线连接，且将所述第二闪存存储器的程序数据写入到所述随机存取存储器；若所述寄存值为置位值，控制所述第二闪存存储器直接与所述总线相连，以及控制所述第一闪存存储器通过所述存储器地址交换控制模块与所述总线连接，且将所述第一闪存存储器的程序数据写入到所述随机存取存储器。可选的，接收到第一读取请求时，从所述随机存取存储器读取与所述第一读取请求对应的程序数据；接收到第一写入请求时，将所述程序数据写入到所述随机存取存储器和所述第二闪存存储器中。可选的，接收到第二读取请求时，从所述随机存取存储器读取与所述第二读取请求对应的程序数据；接收到第二写入请求时，将所述程序数据写入到所述随机存取存储器和所述第一闪存存储器中。本专利技术实施例提供一种嵌入式系统及其控制方法，其中，所述嵌入式系统包括：总线、存储器地址交换寄存器、存储器地址交换控制模块、第一闪存存储器、第二闪存存储器和随机存取存储器，存储器地址交换控制模块获取所述存储器地址交换寄存器的寄存值，若所述寄存值为复位值，控制所述第一闪存存储器直接与所述总线相连，以及控制所述第二闪存存储器通过所述存储器地址交换控制模块与所述总线连接，且将所述第二闪存存储器的程序数据写入到所述随机存取存储器；若所述寄存值为置位值时，控制第二闪存存储器直接与总线相连，以及控制第一闪存存储器通过存储器地址交换控制模块与总线连接，且将第一闪存存储器的程序数据写入到随机存取存储器。采用本专利技术实施例提供的嵌入式系统及其控制方法，旨在使用较少的随机存取存储器，将尽可能多的闪存存储器中的程序数据通过随机存取存储器读取，提高读取速度，节约成本。附图说明为了更加清楚地说明本专利技术示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本专利技术所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。图1是本专利技术实施例一提供的一种嵌入式系统的结构示意图；图2是本专利技术实施例二提供的一种嵌入式系统的控制方法的流程示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，以下将结合本专利技术实施例中的附图，通过具体实施方式，完整地描述本专利技术的技术方案。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例，基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本专利技术的保护范围之内。实施例一图1是本专利技术实施例一提供的一种嵌入式系统的结构示意图。如图1所示，所述嵌入式系统包括：总线101、存储器地址交换寄存器102、存储器地址交换控制模块103、第一闪存存储器104、第二闪存存储器105和随机存取存储器106。存储器地址交换寄存器102、存储器地址交换控制模块103分别与总线101连接；存储器地址交换控制模块103还分别与第一闪存存储器104、第二闪存存储器105和随机存取存储器106连接，用于在存储器地址交换寄存器102为复位值时，控制第一闪存存储器104直接与总线101相连，以及控制第二闪存存储器105通过存储器地址交换控制模块103与总线101连接，且将第二闪存存储器105的程序数据写入到随机存取存储器106。示例性的，如图1所示，该嵌入式系统还包括A、B、C、D四个连接端口，在存储器地址交换寄存器102为复位值时，通过A与B相连，控制第一闪存存储器104直接与总线101相连，通过C与D相连，控制第二闪存存储器105通过存储器地址交换控制模块103与总线101连接，并将第二闪存存储器105的程序数据写入到随机存取存储器106。进一步的，本专利技术实施例提供的嵌入式系统，将第一地址空间映射为与随机存取存储本文档来自技高网...

【技术保护点】
一种嵌入式系统，其特征在于，包括：总线、存储器地址交换寄存器、存储器地址交换控制模块、第一闪存存储器、第二闪存存储器和随机存取存储器；所述存储器地址交换寄存器、所述存储器地址交换控制模块分别与所述总线连接；所述存储器地址交换控制模块还分别与所述第一闪存存储器、所述第二闪存存储器和所述随机存取存储器连接，用于在所述存储器地址交换寄存器为复位值时，控制所述第一闪存存储器直接与所述总线相连，以及控制所述第二闪存存储器通过所述存储器地址交换控制模块与所述总线连接，且将所述第二闪存存储器的程序数据写入到所述随机存取存储器；所述存储器地址交换控制模块还用于在所述存储器地址交换寄存器为置位值时，控制所述第二闪存存储器直接与所述总线相连，以及控制所述第一闪存存储器通过所述存储器地址交换控制模块与所述总线连接，且将所述第一闪存存储器的程序数据写入到所述随机存取存储器。

【技术特征摘要】
1.一种嵌入式系统，其特征在于，包括：总线、存储器地址交换寄存器、存储器地址交换控制模块、第一闪存存储器、第二闪存存储器和随机存取存储器；所述存储器地址交换寄存器、所述存储器地址交换控制模块分别与所述总线连接；所述存储器地址交换控制模块还分别与所述第一闪存存储器、所述第二闪存存储器和所述随机存取存储器连接，用于在所述存储器地址交换寄存器为复位值时，控制所述第一闪存存储器直接与所述总线相连，以及控制所述第二闪存存储器通过所述存储器地址交换控制模块与所述总线连接，且将所述第二闪存存储器的程序数据写入到所述随机存取存储器；所述存储器地址交换控制模块还用于在所述存储器地址交换寄存器为置位值时，控制所述第二闪存存储器直接与所述总线相连，以及控制所述第一闪存存储器通过所述存储器地址交换控制模块与所述总线连接，且将所述第一闪存存储器的程序数据写入到所述随机存取存储器。2.根据权利要求1所述的系统，其特征在于，所述存储器地址交换控制模块还用于在接收到第一读取请求时，从所述随机存取存储器读取与所述第一读取请求对应的程序数据。3.根据权利要求1所述的系统，其特征在于，所述存储器地址交换控制模块还用于在接收到第一写入请求时，将所述程序数据写入到所述随机存取存储器和所述第二闪存存储器中。4.根据权利要求1所述的系统，其特征在于，所述存储器地址交换控制模块还用于在接收到第二读取请求...

【专利技术属性】
技术研发人员：高海洋，王景华，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京,11