一种SOC芯片调试的实现方法及系统技术方案

本发明专利技术实施例公开了一种SOC芯片调试的实现方法及系统，包括：在SOC芯片内预设第一数据序列；将第一数据序列与SOC芯片接收到的第二数据序列进行匹配；当第一数据序列和第二数据序列匹配一致，产生调试接口使能信号；控制SOC芯片的中央处理器与SOC芯片的功能管脚连通。通过接收外部输入的第二数据序列，当第二数据序列与SOC芯片内置的第一数据序列一致时，产生调试接口使能信号，调试接口使能信号将SOC芯片的功能管脚转换为调试管脚，从而实现SOC芯片管脚复用进行调试，实现管脚功能转换的过程中无需中央处理器进行调控，完全依据外部输入的信号，因此不受SOC芯片的影响，降低了SOC芯片调试时管脚复用出错概率。

Method and system for implementing debugging of SOC chip

The embodiment of the invention discloses a method and system for SOC chip debugging: the first preset data sequence in the SOC chip; to match the second data sequence receives the first data sequence and SOC chip; when the first data and second data sequences, a sequence to produce the debug interface enable signal; central the processor and the SOC chip SOC chip to control the function of the pin connection. The second received data sequence of the external input, the first data sequence when the second data sequences and SOC chip, generate debug interface enable signal debug interface enable signal SOC chip pin function is converted to debug pins, so as to realize the SOC chip pin multiplexing for debugging, without the need for a central processor the regulation process of foot function conversion tube, according to the external input signal, so by SOC chip, reducing SOC chip pin multiplexing debugging error probability.

【技术实现步骤摘要】
一种SOC芯片调试的实现方法及系统
本专利技术涉及芯片调试
，特别是涉及一种SOC芯片调试的实现方法及系统。
技术介绍
SoC(SystemonChip，片上系统)芯片是指在单一的芯片上集成了必要的全部或部分电子电路的电子器件，通常SoC芯片中可以集成CPU(CentralProcessingUnit，中央处理器)，以及各种存储器。其中调试接口广泛应用于SoC芯片中，常见的调试接口有JTAG(JointTestActionGroup，联合测试行为组织)接口和UART(UniversalAsynchronousReceiver/Transmitter，通用异步收发传输器)接口。传统的SOC芯片进行调试时，选择调试工具与SOC芯片上的调试管脚相连接，然后进行调试。SOC芯片上的调试管脚与中央处理器电连接，调试工具通过调试管脚与中央处理器建立通信，完成相应的调试。传统的SOC芯片为了方便芯片调试，会预留专用的调试管脚，但是当SOC芯片不进行调试时，调试管脚则处于空闲状态，造成了管脚的浪费。为了解决管脚浪费的额问题，现有的解决办法之一是通过软件的方式控制SOC芯片内部的中央处理器控制SOC芯片的上管脚实现复用，即同一管脚可以进行调试也可以实现专用的功能。但是如果软件运行出现错误，则中央处理器无法控制管脚功能的切换，则无法进行正常的调试工作。
技术实现思路
本专利技术实施例中提供了一种SOC芯片调试的实现方法及系统，以解决现有技术中SOC芯片调试时管脚复用出错的问题。为了解决上述技术问题，本专利技术实施例公开了如下技术方案：一种SOC芯片调试的实现方法，所述方法包括：在SOC芯片内预设第一数据序列；将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配；当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号；控制所述SOC芯片的中央处理器与所述SOC芯片的功能管脚连通。优选地，所述在SOC芯片内预设第一数据序列，包括：所述SOC芯片的中央处理器产生一段随机电平信号，将所述随机电平信号设置为第一数据序列。优选地，所述第二数据序列为一段电平信号，所述将第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配，包括：解析出所述第一数据序列和所述第二数据序列的电平信号波形；将所述第一数据序列和所述第二数据序列的电平信号波形进行匹配。优选地，所述当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号包括：判断所述第一数据序列和所述第二数据序列的电平信号波形是否一致；当所述第一数据序列和所述第二数据序列的电平信号波形一致时，SOC内部产生可以使功能管脚转换为调试管脚的调试接口使能信号。优选地，则控制SOC芯片的中央处理器与所述SOC的功能管脚连通，包括：切断所述功能管脚与SOC芯片中功能模块的通信；建立所述中央处理器与所述SOC功能管脚的通信。一种SOC芯片调试的实现系统，所述系统包括：预设模块，用于在SOC芯片内预设第一数据序列；匹配模块，用于将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配；处理模块，用于当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号；通信模块，用于控制所述SOC芯片的中央处理器与所述SOC的功能管脚连通。优选地，所述预设模块包括：第一信号发生单元，用于产生一段随机电平信号，将所述随机电平信号设置为第一数据序列。优选地，匹配模块包括：解析单元，用于解析出所述第一数据序列和所述第二数据序列的电平信号波形；匹配单元，用于将所述第一数据序列和所述第二数据序列的电平信号波形进行匹配。优选地，所述处理模块包括：判决单元，用于判断所述第一数据序列和所述第二数据序列的电平信号波形是否一致；第二信号发生单元，用于当所述第一数据序列和所述第二数据序列的电平信号波形一致时，SOC内部产生可以使功能管脚转换为调试管脚的调试接口使能信号。优选地，所述通信模块包括：第一通信转换单元，用于切断所述功能管脚与SOC芯片中功能模块的通信；第二通信转换单元，用于建立所述中央处理器与所述功能管脚的通信。由以上技术方案可见，本专利技术实施例提供的一种SOC芯片调试的实现方法及系统，包括：在SOC芯片内预设第一数据序列；将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配；当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号；控制所述SOC芯片的中央处理器与所述SOC芯片的功能管脚连通。通过接收外部输入的所述第二数据序列，当所述第二数据序列与SOC芯片内置的所述第一数据序列一致时，产生调试接口使能信号，所述调试接口使能信号将SOC芯片的功能管脚转换为调试管脚，从而实现SOC芯片管脚复用进行调试，实现管脚功能转换的过程中无需中央处理器进行调控，完全依据外部输入的信号，因此不受SOC芯片的影响，降低了SOC芯片调试时管脚复用出错概率。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种SOC芯片的结构示意图；图2为本专利技术实施例提供的一种SOC芯片调试的实现方法的流程示意图；图3为本专利技术实施例提供的一种SOC芯片调试的实现系统的结构示意图。具体实施方式为了使本
的人员更好地理解本专利技术中的技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。图1为本实施例提供的一种SOC芯片的结构示意图。如图1所示，SOC芯片包括：中央处理器、数据分配器、数据选择器、第一功能装置、第二功能装置、输入解析装置、第一管脚、第二管脚和第三管脚。其中所述中央处理器与所述数据分配器和所述数据选择器电连接，所述第一功能装置通过所述数据分配器与所述第一管脚电连接，所述第二功能模块通过所述数据选择器与所述第二管脚电连接。当SOC芯片不进行调试时，所述第一管脚和所述第二管脚为功能管脚。如果SOC芯片进行调试时，所述数据分配器和所述数据选择器可以切断所述第一管脚和所述第二管脚与所述第一功能装置和所述第二功能装置之间的通信，建立所述中央处理器与所述第一管脚和所述第二管脚之间的通信。所述输入解析装置分别与所述数据分配器和所述数据选择器电连接，所述输入解析装置还连接所述第三管脚。本实施例提供的SOC芯片的上述装置均封装在芯片内部，且所述SOC芯片上的引脚也不限于3个，可以更多，上述仅做示例性描述。参见图2，为本专利技术实施例提供的一种SOC芯片调试的实现方法的流程示意图。如图2所示，所述方法包括：S101，在SOC芯片内预设第一数据序列。所述第一数据序列可以为一段电平信号，所述电平信号为SOC芯片的中央处理器随机产生的，也可以通过特定的编程程序使得中央处理器产生一段确定的电平信号。S102，将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配。本实施例中所述第二数据序列也是一段电平本文档来自技高网...

【技术保护点】
一种SOC芯片调试的实现方法，其特征在于，所述方法包括：在SOC芯片内预设第一数据序列；将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配；当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号；控制所述SOC芯片的中央处理器与所述SOC芯片的功能管脚连通。

【技术特征摘要】
1.一种SOC芯片调试的实现方法，其特征在于，所述方法包括：在SOC芯片内预设第一数据序列；将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配；当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号；控制所述SOC芯片的中央处理器与所述SOC芯片的功能管脚连通。2.根据权利要求1所述的SOC芯片调试的实现方法，其特征在于，所述在SOC芯片内预设第一数据序列，包括：所述SOC芯片的中央处理器产生一段随机电平信号，将所述随机电平信号设置为第一数据序列。3.根据权利要求2所述的SOC芯片调试的实现方法，其特征在于，所述第二数据序列为一段电平信号，所述将第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配，包括：解析出所述第一数据序列和所述第二数据序列的电平信号波形；将所述第一数据序列和所述第二数据序列的电平信号波形进行匹配。4.根据权利要求3所述的SOC芯片调试的实现方法，其特征在于，所述当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号包括：判断所述第一数据序列和所述第二数据序列的电平信号波形是否一致；当所述第一数据序列和所述第二数据序列的电平信号波形一致时，SOC内部产生可以使功能管脚转换为调试管脚的调试接口使能信号。5.根据权利要求4所述的SOC芯片调试的实现方法，其特征在于，控制SOC芯片的中央处理器与所述SOC的功能管脚连通，包括：切断所述功能管脚与SOC芯片中功能模块的通信；建立所述中央处理器...

【专利技术属性】
技术研发人员：胡德才，朱健，余方桃，黄新军，袁涛，伍彬山，李佐，曾思，傅文海，
申请(专利权)人：湖南国科微电子股份有限公司，
类型：发明
国别省市：湖南,43