测试埋入式动态随机存取存储器电路的电路及方法技术

本发明专利技术提供了用于通过具有直接存取（ＤＡ）模式逻辑的测试控制器来测试一ｅＤＲＡＭ的电路与方法。本发明专利技术的电路与方法可利用已知的存储器测试器来进行ｅＤＲＡＭ的测试。本发明专利技术提供一种半导体装置，其包含一包埋式动态随机存取存储器（ｅＤＲＡＭ）以用于储存数据，所述ｅＤＲＡＭ包含多个存储器小区，以及一侧式控制器；其所述测试控制器包含内建自身测试（ＢＩＳＴ）逻辑电路，以及直接存取模式逻辑电路。所述测试控制器更包含一多路复用器，其用于自所述ＢＩＳＴ逻辑电路与所述直接存取模式逻辑电路而多路传输数据、指令与地址至所述ｅＤＲＡＭ。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一半导体装置设计，更特别地是关于一种电路与方法用于通过具有直接存取模式(DA模式)逻辑的测试控制器而测试一包埋式动态随机存取存储器(eDRAM)电路。相关技术的说明
技术介绍
为了达到快速产品与高产值，任何的标准DRAM与包埋式DRAM电路需要密集的测试。各DRAM包含冗余字线与位线使得有缺陷的存储小区可修复。大多一般使用的DRAM测试是用以寻找所有可能的储存小区错误，而后在所谓的错误位图(fail bit map)中收集这些错误。藉此错误位图，一外部测试器计算芯片上冗余的最佳使用。相较于独立计算机商品DRAM，包埋在ASIC(应用特定集成电路)中的DRAM需要不同的测试策略。包埋的DRAM(eDRAM)通常包含一测试控制器与/或一BIST(内建自身测试)电路，以简化测试。商品DRAM通常并不包含任何额外的测试电路，且其通过一存储器测试器而受到测试，然而是通过一逻辑测试器，而以其它ASIC电路部分而一起测试eDRAM。图6是说明一测试系统的典型实施例，其是用于测试一ASIC(应用特定集成电路)601，其包含一包埋式的DRAM603(eDRAM)。可通过包含具有BIST功能的一芯片上测试控制器602，而测试所述eDRAM。所述BIST逻辑电路包含测试程序与冗余运算法，以决定所述eDRAM603的测试是否通过或是失败，亦即是否所述eDRAM是好或坏。一外部逻辑测试器600可借助在所述芯片上，(借助扫瞄数据线)连续扫瞄入或扫瞄出信息而操作此测试控制器602。所以，所述测试控制器602通过线610，而发布一通过/失败信号。然而，具有BIST功能的所述测试控制器具有一个主要的缺点。不可能收集一错误位图与建立复杂冗余计算方法以增加所述ASIC的可修复性。可接受具有小量eDRAM的小体积产品(例如ASIC)，具有降低的可测试性与/或较低的产量。但是，对于具有许多eDRAM的大体积产品，成本有效产品的主要来自于高产值eDRAM的贡献。因此，期待具有一种电路与方法，用于测试一ASIC上的包埋式DRAM，其使用一已知的存储器测试器且具有收集一错误位图而有可修复性的能力。
技术实现思路
本专利技术的目的是提供一测试电路，用于在一ASIC上借助一外部存储器测试器而直接存取一包埋式DRAM(eDRAM)。本专利技术的另一目的是提供一电路与方法用于测试一eDRAM，其中可产生一错误位图。本专利技术提供一电路与方法，用于借助具有直接存取(DA)模式逻辑的一测试控制器，而测试一eDRAM。本专利技术的电路与方法可用已知的存储器测试器测试eDRAM。因此，本专利技术的一方面是提供一半导体装置，其包含一包埋的动态随机存取存储器(eDRAM)用于储存数据，所述eDRAM包含多个存储小区；以及一测试控制器用于测试多个存储小区，以决定所述小区是否有缺陷，所述测试控制器包含内建自身测试(BIST)逻辑电路，用于进行测试且用于接合一逻辑测试器；以及直接存取模式逻辑电路用于以一外部存储器测试器而接合所述eDRAM。本专利技术的另一方面中，所述测试控制器更包含一多路复用器，用于自所述BIST逻辑电路与所述直接存取模式逻辑电路，多路传输数据、指令与地址至所述eDRAM。在本专利技术的另一方面中，所述直接存取模式逻辑电路更包含一数据多路复用器，用于自所述外部存储器测试器接收一测试数据图案，用于扩展所述测试数据至所述eDRAM总线宽度，以及将所扩展的数据传送至所述eDRAM；一地址多路复用器用于接收位置进行测试；以及一指令译码器用于传送指令至所述eDRAM且用于控制所述数据多路复用器与地址多路复用器。所述直接存取模式逻辑电路更包含一寄存器库，用于储存库地址、一冗余行地址位以及一最高行地址位，其中自所述指令译码器，以一寄存器负载指令存取所述地址。在本专利技术的另一方面中，所述数据多路复用器是用以输出测试结果至所述外部测试器。在本专利技术的另一方面中，所述半导体装置更包含多个eDRAM与多个测试控制器，其中各eDRAM是可操作性地耦合至所述测试控制器之一。各测试控制器包含一寄存器，用于储存一eDRAM的ID。在本专利技术的另一方面中，提供一种用于测试半导体装置的系统，其包含一外部存储器测试器用于产生测试图案；以及一应用特定集成电路(ASIC)，其包含至少一包埋式的动态随机存取存储器(eDRAM)用于储存数据，所述eDRAM包含多个存储小区；一测试控制器用于测试所述多个存储小区以决定所述小区是否有缺陷，所述测试控制器包含内建自身测试(BIST)逻辑电路，用于进行测试且用于接合一逻辑测试器，以及直接存取模式逻辑电路用于接合具有所述外部存储器测试器的所述eDRAM。所述直接存取模式逻辑电路更包含一数据多路复用器，用于自所述外部存储器测试器接收一测试数据图案，用于将所述测试数据扩展成所述eDRAM的总线宽度，以及将所扩展的数据传送至所述eDRAM；一地址多路复用器用于接收位置以进行测试；以及一指令译码器用于传送指令至所述eDRAM且用于控制所述数据多路复用器与位置多路复用器。在本专利技术的另一方面中，所述数据多路复用器是用以输出测试结果至所述外部测试器，以及所述外部测试器是用于产生所述至少一eDRAM的一错误位图，且用于决定冗余运算法以修复所述至少一eDRAM的任何有缺陷小区。在本专利技术的另一方面中，所述外部测试器是用于发布一广播指令(broadcast command)，且所述广播指令包含所述多个被测试eDRAM中eDRAM的ID。在本专利技术的另一方面中，提供一种用于测试一半导体装置的方法。所述方法包含的步骤为提供一半导体装置，其包含一包埋式动态随机存取存储器(eDRAM)用于储存数据，所述eDRAM包含多个存储小区，以及一测试控制器用于测试多个存储小区，以决定所述小区是否有缺陷，所述测试控制器包含内建自身测试(BIST)逻辑电路，用于进行测试且用于接合至一逻辑测试器；以及直接存取模式逻辑电路，其用于接合具有一外部存储器测试器的所述eDRAM；决定所述半导体装置是否在测试模式中；若是所述半导体装置在所述测试模式中，决定是否使用所述BIST逻辑电路或是直接存取模式逻辑电路；以及在所述半导体装置上进行一缺陷测试。在所述方法的另一方面中，若是使用所述BIST逻辑电路，则所述方法包含的步骤为自所述多路复用器多路传输数据至所述半导体装置的总线宽度；自所述外部测试器，多路传输地址，所述地址是指被测试的所述存储小区；以及将所述存储小区的测试结果输出至所述外部存储器测试器。在所述方法的另一方面中，所述方法更包含的步骤为自所述测试结果，产生一错误位图，计算冗余运算法，以及使用所述错误位图与冗余运算法，修复有缺陷的存储小区。附图说明本专利技术的上述与其它目的、特征与优点，详述如下，并请参阅所附的附图。图1是根据本专利技术说明一测试系统的方块图，所述测试系统包含一存储器装置，其具有具有直接存取模式逻辑的一测试控制器。图2是一方块图，其是根据本专利技术，说明具有直接存取模式逻辑的测试控制器。图3是一方块图，其是根据本专利技术，说明一直接存取模式逻辑电路。图4是一流程图，其是根据本专利技术，说明测试一存储器装置的方法。图5是一方块图，其是根据本专利技术，说明一测试系统，其包含一应用特定集成电路(ASIC)，其具有多个存储器装置，其具有对应本文档来自技高网...

【技术保护点】
一种半导体装置，其包含：一包埋式随机存取存储器（ｅｍｂｅｄｄｅｄｄｙｎａｍｉｃｒａｎｄｏｍａｃｃｅｓｓｍｅｍｏｒｙ，ｅＤＲＡＭ），用于储存数据，所述ｅＤＲＡＭ包含多个存储器小区；以及一测试控制器，用于测试所述多个存储器小区，以决定所述测试控制器是否有缺陷，所述测试控器包含内建自身测试（ｂｕｉｌｔ－ｉｎｓｅｌｆ－ｔｅｓｔ，ＢＩＳＴ）逻辑电路，用于进行测试且用于接合至一逻辑测试器；以及直接存取模式逻辑电路，用于接合一外部存储器测试器与所述ｅＤＲＡＭ。

【技术特征摘要】
US 2002-9-11 10/241,0321.一种半导体装置，其包含一包埋式随机存取存储器(embedded dynamic random accessmemory，eDRAM)，用于储存数据，所述eDRAM包含多个存储器小区；以及一测试控制器，用于测试所述多个存储器小区，以决定所述测试控制器是否有缺陷，所述测试控器包含内建自身测试(built-in self-test，BIST)逻辑电路，用于进行测试且用于接合至一逻辑测试器；以及直接存取模式逻辑电路，用于接合一外部存储器测试器与所述eDRAM。2.如权利要求1的半导体装置，其中所述测试控制器更包含一多路复用器，用于自所述BIST逻辑电路与所述直接存取模式逻辑电路而多路传输数据、指令与地址至所述eDRAM。3.如权利要求1或2的半导体装置，其中所述直接存取模式逻辑电路更包含一数据多路复用器，用于自所述外部存储器测试器接收一测试数据图案，用于将所述测试数据扩展成所述eDRAM的一总线宽度，以及传送所述被扩展的数据至所述eDRAM；一地址多路复用器，用于接收地址以进行测试；一指令译码器，用于传送指令至所述eDRAM以及用于控制所述数据多路复用器与地址多路复用器。4.如权利要求3的半导体装置，其中所述直接存取模式逻辑电路更包含一寄存器库，用于储存库地址、一冗余行地址位以及一最高行地址位，其中所述指令乃存于自所述指令译码器而来的寄存器负载指令上。5.如权利要求3或4的半导体装置，其中自所述地址多路复用器，直接将所述eDRAM行地址与列地址驱动至所述eDRAM。6.如权利要求3至5中任一项的半导体装置，其中所述数据多路复用器是用于输出测试结果至所述外部测试器。7.如权利要求1至6中任一项的半导体装置，其更包含两个外部接脚，用于决定是否使用所述BIST逻辑电路或是所述直接存取模式电路。8.如权利要求1至7中任一项的半导体装置，其更包含多个eDRAM与多个测试控制器，其中所述多个eDRAM中的各eDRAM是操作性地耦合至所述多个测试控制器的其一。9.如权利要求8的半导体装置，其中所述多个测试控制器中乃各包含一寄存器，用于储存一eDRAM的一ID。10.一种用于测试一半导体装置的系统，其包含一外部存储器测试器，用于产生测试图案；以及一应用特定集成电路(application specific integratedcircuit，ASIC)，其包含至少一包埋式动态随机存取存储器(eDRAM)，用于储存数据，所述eDRAM包含多个存储器小区；一测试控制器，用于测试所述多个存储器小区，以决定所述小区是否有缺陷，所述测试控制器包含内建自身测试(BIST)逻辑电路，以便进行测试且用于接合至一逻辑测试器，以及直接存取模式逻辑电路，用于接合所述外部存储器测试器与所述eDR...

【专利技术属性】
技术研发人员：T博伊赫勒，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]