用于对非易失性存储单元进行不可逆编程和读取的方法和设备技术

公开了用于对非易失性存储单元进行不可逆编程和读取的方法和设备。在非易失性存储设备中，存储在存储单元（２１ａ、２１ｂ）中的数据与存储单元是否能够在第一状态和第二状态之间进行转换相关联。通过施加不可逆编程信号（Ｉ↓［ＩＲＰ］）对存储单元进行不可逆编程，从而使得非易失性存储单元（２１ａ）响应于不可逆编程信号（Ｉ↓［ＩＲＰ］）而不能在第一状态和第二状态之间转变。读取存储单元包括：评定（１００、１１０、１２０、１４０、１５０、１６０）存储单元（２１ａ、２１ｂ）是否能够在第一状态和第二状态之间转变；如果存储单元（２１ａ）不可在第一状态和第二状态之间转变（１３０），则确定第一不可逆逻辑值（“１”）与非易失性存储单元（２１ａ）相关联；如果存储单元（２１ｂ）可以在第一状态和第二状态之间转变（１７０），则确定第二不可逆逻辑值（“０”）与非易失性存储单元（２１ｂ）相关联。

【技术实现步骤摘要】

本专利技术涉及一种用于对非易失性存储单元进行编程的方法，涉及一种用 于对非易失性存储单元进行读取的方法，涉及一种用于对非易失性存储设备 进行操作的方法，涉及一种非易失性存储单元编程设备，涉及一种非易失性 存储单元读取设备，并且还涉及一种非易失性存储设备。
技术介绍
已知相变存储设备与大多数不同类型的存储设备一样，必须还包括非易 失性配置单元，其中所述配置单元特别地专用于永久存储设备配置信息。配置单元必须具有和阵列存储单元一样的结构，这是因为在同一块晶粒(die)上集成由不同技术制成的非易失性单元不但相当复杂而且成本很高。 因此，在相变存储设备中，配置数据通常以各个电阻值的形式进行存储，该 各个电阻值与包含在配置单元中的相变物质部分的不同状态(晶态(crystalline)或非晶态(amorphous))相关。为了节约成本，配置单元应该在所谓的EWS (电子晶片分类)过程中 被写入，执行所述EWS过程是为了在晶片(wafer)级别也就是在切割之前， 测试设备。然而，在随后的处理过程中设备会承受很高的温度，并且存储在 配置单元中的信息可能被破坏甚至被完全删除。事实上，在切割晶片之后， 可能会需要高温焊接步骤来提供芯片到接点衬垫(contactpad)、插脚(pin) 以及导线之间的连接。在一些情况下，封装有芯片的封闭封装同样可能会涉 及到高温加热，其中所述高温加热可能会改变配置单元的内容。另外，在连 接到电子设备的电路板上总会需要进行锡焊(soldering)操作。在上述处理步骤的任何一个中，芯片的温度可能会升到25(TC以上并持续很长一段时间，因此配置单元的相变材料可能会从非晶态转变到晶态(反 之亦然，虽然不太可能)，并有可能破坏存储的数据。配置信息可能会丢失 而无法挽回，在这种情况下，存储设备再也无法使用。
技术实现思路
本专利技术的目的在于提供一种用于对非易失性存储单元进行编程的方法、 一种用于对非易失性存储单元进行读取的方法、 一种用于对非易失性存储设 备进行操作的方法、 一种非易失性存储单元编程设备、 一种非易失性存储单 元读取设备以及一种非易失性存储设备，这些设备和方法均不被之前的描述 所限制。根据本专利技术，提供了一种用于对非易失性存储单元进行编程的方法、一 种用于对非易失性存储单元进行读取的方法、 一种用于对非易失性存储设备 进行操作的方法、 一种非易失性存储单元编程设备、 一种非易失性存储单元 读取设备以及一种非易失性存储设备，它们分别在权利要求l、 5、 10、 14、17和22中被要求。附图说明为了理解本专利技术，现在将纯以非限制性实例的形式描述其中的一些实施方式，并参考附图，其中图1是根据本专利技术的一种实施方式的非易失性存储设备的简化框图； 图2a是图1中非易失性存储设备的一部分的更加详细的框图； 图2b是根据本专利技术的一种实施方式的编程方法的流程图； 图3示出了与图1中的非易失性存储设备相关联的量； 图4是根据本专利技术的一种实施方式的读取方法的流程图； 图5示出了与图1中的非易失性存储设备相关联的量-，图6是根据本专利技术的另一种实施方式的非易失性存储设备的简化框图； 图7是图6中非易失性存储设备的一部分的更加详细的框图； 图8是根据本专利技术的另一种实施方式的读取方法的流程图； 图9是本专利技术的一种实施方式的系统描述。具体实施例方式图1中的编号1所示为相变存储器(PCM).设备，其中包括PCM单元 阵列2 (未示出)、不可逆配置存储器3、可逆配置存储器5、易失性配置存 储器6以及控制单元7。阵列2还提供有行解码器8和列解码器9，并带有 常规的读取/编程电路10，其中所述读取/编程电路IO被配置为在PCM单元 中以电阻等级的形式来存储信息，该电阻等级分别与PCM单元中的相变存 储材料部分的完全非晶态、完全晶态或中间非晶态及中间晶态相关联。不可逆配置存储器3包括多个PCM单元并分别提供有行解码器11和列 解码器12，并带有配置读取/编程电路13。不可逆配置存储器3中的PCM 单元可以与阵列2中的PCM单元具有相同的结构。然而，至少在不可逆配 置存储器3中的一些PCM单元中，数据存储通过配置读取/编程电路13而 变得不可逆，这在随后将说明。可逆配置存储器5包括多个PCM单元，所述PCM单元与阵列2中的 PCM单元具有相同的结构，并分别提供有行解码器14和列解码器15，并带 有常规的读取/编程电路16。所述读取/编程电路16被配置为像连接到阵列2 的读取/编程电路10 —样以常规的方法存储信息。在另一个实施例中，阵列2和可逆配置存储器5共享一个读取/编程电路。易失性配置存储器6属于SRAM类型，并且在本专利技术中被配置为内容 可寻址存储器(CAM)，并用于冗余配置(redundancy configuration)。专用寻址电路18和读/写电路19都连接到易失性配置存储器6。读取/编程电路10、 16，配置读取/编程电路13都经由常规数据总线和 地址总线通信连接到控制单元7，此处未示出。不可逆配置存储器3在任意方便时间会被编程一次，比如在EWS步骤 期间，这是由于它能够抵抗高温，并不会因此而有可能失去数据，下面会具 体说明。PCM设备1接下来在芯片封装中被封装，并被安装到电子装置(此处 未示出)的电路板上。当PCM设备1被第一次加电时，控制单元7把不可 逆配置存储器3中的内容复制到可逆配置存储器5中。可能在组装步骤中已 经发生的可逆配置存储器5中PCM单元的结构的可能的改变会通过随后的 编程操作被取消，并且不会影响在PCM设备的正常操作中所存储的数据。在起始时处于非有效状态(设定状态，也就是晶态)的控制单元7的内 部非易失性寄存器20被转变成有效状态(重置状态，也就是非易失性寄存 器20被非晶态化)，用以表明PCM设备1已经至少被加电一次，并且不可 逆配置存储器3的内容己经被复制到可逆配置存储器5中。非易失性寄存器20在每次加电时都会被读取，并为可逆配置存储器5 的内容提供有效性检验。如果在第一次加电之后，无论如何，PCM设备1 承受的温度能够晶态化(crystallize) PCM单元并可能破坏可逆配置存储器5 中的内容，那么在下一次加电时，寄存器将以设定(也就是晶态)作为结果， 并且控制单元7将确定是否需要再次将不可逆配置存储器3中的内容复制到 可逆配置存储器5中。在随后每次加电时，配置数据在可逆配置存储器5中即刻可用，并且被 复制到易失性配置存储器6以用于操作。SRAM易失性配置存储器6事实上 比任何相变存储器都要快得多。配置读取/编程电路13如下文所述在控制单元7的控制之下操作，参考图2a、 2b和3。在图2a中，不可逆配置存储器3的PCM单元被标为编号 21a和21b，并且每一个中都包括一个选择器元件23 (这里为PNP晶体管， 在图2a中简化图示为开关)和一个由氧族(chalcogenic)材料制成的存储元 件25 (例如GST)。第一组PCM单元21a由行解码器11和列解码器12来 选择(图2b，块50)(未在图2a中示出)，并连接到配置读取/编程电路13 以被转变到不可逆编程状态，第一逻辑值与第一组PCM单元21a相关联(在 所述实例中为1，同样参见图2b，块55)。在电流电源输出端13本文档来自技高网...

【技术保护点】
一种用于对非易失性存储单元进行编程的方法，该方法包括：　提供非易失性存储单元（２１ａ），该非易失性存储单元（２１ａ）能在第一状态和第二状态之间进行可逆转变；以及　向所述非易失性存储单元（２１ａ）施加不可逆编程信号（Ｉ↓［ＩＲＰ］ ），从而使得所述非易失性存储单元（２１ａ）响应于不可逆编程信号（Ｉ↓［ＩＲＰ］）而不能在所述第一状态和所述第二状态之间转变。

【技术特征摘要】
EP 2007-10-3 07425616.51. 一种用于对非易失性存储单元进行编程的方法，该方法包括提供非易失性存储单元(21a)，该非易失性存储单元(21a)能在第一状态和第二状态之间进行可逆转变；以及向所述非易失性存储单元(21a)施加不可逆编程信号(IIRP)，从而使得所述非易失性存储单元(21a)响应于不可逆编程信号(IIRP)而不能在所述第一状态和所述第二状态之间转变。2. 根据权利要求1所述的方法，其中所述不可逆编程信号(IIRP)包括 不可逆编程电流。3. 根据权利要求2所述的方法，其中所述不可逆编程电流(I1RP)的范 围为用于所述非易失性存储单元(21a)的最大可逆编程电流(1。的150% 到200%。4. 根据上述任一项权利要求所述的方法，其中施加不可逆编程信号 (IIRP)包括使所述非易失性存储单元(21a)过热。5. —种用于对非易失性存储单元进行读取的方法，该方法包括评定(100、 110、 120、 140、 150、 160; 300-340)非易失性存储单元 (21a、 21b)是否能在第一状态和第二状态之间转变；如果非易失性存储单元(21a)不能在第一状态和第二状态之间转变 (130; 360)，则确定第一不可逆逻辑值(l)与该非易失性存储单元(21a) 相关联；以及如果非易失性存储单元(21b)能在第一状态和第二状态之间转变(170; 350)，则确定第二不可逆逻辑值(0)与该非易失性存储单元(21b)相关联。6. 根据权利要求5所述的方法，其中所述评定包括使非易失性存储单元(21a、 21b)经过第一可逆编程操作(100)以编 入第一可逆逻辑值(0);对非易失性存储单元(21a、 21b)进行第一读取(110);确定第一读取的输出信号(Ico)是否与第一参考信号(Ir。)处于第一关 系(120);以及如果所述第一读取的输出信号(Ico)不与所述第一参考信号(Iro)处于 第一关系，则判定非易失性存储单元(21a、 21b)不能在所述第一状态和所 述第二状态之间转变(120、 130)。7. 根据权利要求6所述的方法，其中所述评定进一步包括 如果所述第一读取的输出信号(ICQ)与所述第一参考信号(Iro)处于第--关系(120)，则使非易失性存储单元(21a、 21b)经过第二可逆编程操作 (140)以编入第二可逆逻辑值(l);对非易失性存储单元(21a、 21b)进行第二读取(150); 确定第二读取的输出信号(IC1)是否与第二参考信号(Ir,)处于第二关系(160);如果所述第二读取的输出信号(IC1)与所述第二参考信号(IR1)处于第二关系(160)，则判定非易失性存储单元(21a、 21b)能在所述第一状态和 第二状态之间转变(160、 170);以及如果所述第二读取的输出信号(IC1)不与所述第二参考信号(IR1)处于 第二关系(160)，则判定非易失性存储单元(21a、 21b)不能在所述第一状 态和所述第二状态之间转变。8. 根据权利要求5所述的方法，其中所述评定包括使非易失性存储单元(21a、 21b)经过第一可逆编程操作(300)以编入第一可逆逻辑值(0);对非易失性存储单元(21a、 21b)进行第一读取(310);使非易失性存储单元(21a、 21b)经过第二可逆编程操作(320)以编 入第二可逆逻辑值(l);对非易失性存储单元(21a、 21b)进行第二读取(330);以及将第一读取(310)的结果(Ll)和第二读取(330)的结果(L2)与各 自的参考值进行比较(340)。9. 根据权利要求8所述的方法，其中所述评定进一步包括 如果所述第一读取(310)的结果(Ll)和所述第二读取(330)的结果(L2)符合各自的参考值，则判定非易失性存储单元(21a、 21b)能在所述 第一状态和所述第二状态之间转变(350);以及如果所述第一读取(310)的结果(Ll)和所述第二读取(330)的结果(L2)中的至少一者不符合各自的参考值，则判定非易失性存储单元(21a、 21b)不能在所述第一状态和第二状态之间转变(360)。10. —种用于对非易失性存储设备进行操作的方法，该方法包括以下步骤提供第一非易失性存储器(.3)，该第一非易失性存储器(3)包括多个 非易失性存储单元(21a、 21b)，其中所述多个非易失性存储单元(21a、 21b) 能在第一状态和第二状态之间进行可逆转变；根据权利要求1-8中的任一项权利要求对所述第一非易失性存储单元 (21a)进行不可逆编程；根据权利要求9-15中的任一项权利要求对所述第一非易失性存储单元(21a)和第二非易失性存储单元(21b)进行读取。11. 根据权利要求IO所述的方法，该方法进一步包括当所述非易失性 存储设备(1; 200)第一次被加电时，将存储在所述第一非易失性存储单元(21a)和所述第二非易失性存储单元(21b)中的数据第一次复制到第二非 易失性存储器(5)。12. 根据权利要求11所述的方法，该方法还包括检验存储在所述第 二非易失性存储器(5)中的数据的有效性，并且如果存储在所述第二非易 失性存储器(5)中的数据是无效的，则将存储在所述第一非易失性存储单 元(21a)和所述第二非易失性存储单元(21b)中的数据第二次复制到所述 第二非易失性存储器(5)。13. 根据权利要求12所述的方法，其中所述检验包括 在第一次复制之后，当所述非易失性存储设备(1; 200)被第一次加电时，将非易失性存储元件(20)转变成有效状态； 在每次加电时读取非易失性寄存器(20);如果所述非易失性寄存器(20)处于有效状态，则确定存储在所述第二 非易失性存储器(5)中的数据是有效的；如果所述非易失性寄存器(20)处于无效状态，则确定存储在所述第二 非易失性存储器(5)中的数据是无效的；以及如果非易失性存储元件(20)处于无效状态，则将该非易失性存储元件 (20)转变成有效状态。14. 一种非易失性存储单元编程设备，该设备包括编程信号源元件U3、13a)，该编程信号源元件(13、 13a)用于向能在第一状态和第二状态之间 进行可逆转变的非易失性存储单元(21a)施加不可逆编程信号(IIRP)，从而 使得该非易失性存储单元(21a)响应于所述不可逆编程信号(I1RP)而不能 在所述第一状态和所述第二状态之间转变。15. 根据权利要求14所述的设备，其中所述不可逆编程信号(IIRP)包 括不可逆编程电流。16. 根据权利要求15所述的设备，其中所述不可逆编程电流(IIRP)的 范围为用于所...

【专利技术属性】
技术研发人员：C雷斯塔，F贝代斯基，F佩利泽尔，
申请(专利权)人：意法半导体公司，
类型：发明
国别省市：IT[意大利]