集成电路存储器系统及编程其非易失性存储器单元的方法技术方案

使用集成电路存储器系统和方法对单个或多个非易失性存储器单元的热载流子进行精确注入来编程。在各编程周期之后是检验周期。通过在连续编程周期期间逐步增大地改变流过存储器单元（４５）中的源（４２）与漏（４１５）之间的编程电流脉冲和在连续检验周期期间的恒定电流，可实现精确编程。电流控制和电压模式检测电路（４１６）减小了电路复杂性，减小了编程单元电流，降低了功耗，并且能够按页面模式操作。精确编程对于多电平数字和模拟信息存储来说是有用的。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及半导体存储器，特别涉及非易失性半导体存储器的编程。非易失性半导体存储器集成电路，例如EEPROM、EPROM和FLASH被习惯地用于存储每个存储器单元的单个的数字位，以下把该存储器称为单个位存储器。可以存储多于每个存储器单元的一位数字数据的存储器和其好处已有论述，并把这种存储器称为多电平存储器。电平表示存储于各存储器单元的电荷的特定范围。为了存储N位，每个存储器需要2N个离散电平。各离散电平与所有N位的唯一的二进制数据图形相对应。存储器单元被删除或编程，以在这些2N个独立电平中的一个电平内存储电荷。读出电路确定哪个电平的电荷被储存在单元中，并读出与N位对应的存储器的二进制数据模式。由于在与在先存储每单元一位的区域相同的存储器单元阵列区域中可以存储N倍数量的该位，所以可以按每二进制位非常低的成本来存储数字信息。使用EEPROM和FLASH存储器单元的非易失性半导体存储器集成电路也用于存储模拟信息。在这种情况下，存储于各存储器单元的电荷量为连续量而不是离散的多个电平。存储电荷的精度决定模拟信息的信噪比。EEPROM、EPROM和FLASH存储器单元典型地基于硅栅MOS晶体管技术。这样的非易失性存储器单元100示于附图说明图1中。在称为浮栅105的一片硅上存储电荷。用理想情况下在编程或擦除操作期间仅通过电荷的二氧化硅完全包围该栅极，因此称该栅极为“浮栅”。浮栅105形成于源115与漏120之间的扩散区中接近于硅沟道110处。由存储的电荷量和由与控制栅125、源115、漏120和沟道110的相邻耦合的电容决定浮栅105的电压。按与传统的MOS晶体管类似的方式，由浮栅105的电压控制硅沟道110的导电率。非易失性存储单元编程要求电荷通过氧化物130到达浮栅105并利用两个机制来完成穿过势垒的遂道效应和热载流子注入。在n沟道器件的情况下，热载流子是具有足够能量以通过二氧化硅传导的电子。热电子编程要求满足两个基本条件。首先，热电子的源必须产生于沟道110中。这通过在沟道110中产生高电场区Eh 135以加速电子使其达到足以使它们变“热”的能量来实现。在图1中，用源电流Is 140和漏电流Id 145表示在沟道110中的电子流。其次，在浮栅105与沟道110之间的垂直电场Ev 150必须将热电子吸引向浮栅105。流向浮栅105的热电子产生浮栅充电电流Ig 155。有许多不同的利用热载流子注入机制的单元结构；但所有情况都要求上述两个基本条件。图2A-2D表示这种单元的一个实例。在沟道热电子注入(CHEI)单元设计200A中，按晶体管工作的饱合模式对单元加上偏置电压。在漏220A与沟道饱合点260A之间产生高电场区Eh 235A。近来，已设计出这样的单元，通过使控制栅225B和225C延伸到位于单元200B的源端215B和215C上的沟道210B和210C之上，或者正如在高效源侧沟道热电子注入(HESSCHEI)单元200C中所示的那样使用附加的栅极270C，在沟道中间产生高Eh 235B和235C。用源侧注入(SSI)单元200D也可在源215D附近产生高Eh235D。存在许多与多电平和模拟非易失性存储器有关的技术问题。由于单元的总电荷存储范围受约束，因而存储于多电平存储器中各电平的存储器单元中的电荷量必须控制在非常窄小的范围内。由于每单元存储N位要求每单元具有2N离散电平，因而随着存储于每多电平存储器单元中的位数增加，该问题的严重性成几何性地增加。在模拟存储器中，总电荷存储范围必须覆盖模拟信号的动态范围。存储电荷的精确度决定模拟信息的信噪比。对于模拟信号来说，问题涉及有宽动态范围和/或高信噪比的信号。在这两种情况的应用中，在编程期间必须按高精确度在初始时存储电荷。为了获得多电平单元所需的编程精确度，已使用迭代编程算法。这些算法提供在编程电压脉冲后进行读出或检验步骤。重复编程/检验顺序直到按预定的精确度在单元中获得预定的电荷存储电平。当更多的电荷存储于浮栅105上时，Ev 150减小，从而减慢编程。为了以恒定的速率继续编程，用随后的编程脉冲使施加给控制栅125或漏120的偏置电压下降。热载流子注入编程方法要求要有超过电源电压的高电压，该电压将施加给单元的控制栅125和漏120，以产生足够高的Eh 135和Ev 150。按复杂的算法控制这样的高电压增加了电路复杂性。对于模拟存储来说，必须按适当的精确度完成读出或检测步骤，以在多电平的情况下以预定电平和正确的电荷状态停止编程算法。已描述了各种检测方法，可将检测方法分为两个工作模式。在电流模式检测期间，流过单元的电流取决于存储于单元中的电荷。通过施加电压来偏置单元并检测流过单元的电流。在电压模式检测期间，流过单元的电流与存储于单元中的电荷无关。在电压模式中，通过施加固定电流来偏置该单元，并检测唯一对应于在存储单元浮栅上存储的电荷量的电压。在本技术中的热载流子编程在0.5-5微秒的范围内快速进行。这是由于产生高单元沟道电流Is 140和Id 145的高编程电压，其中所述电流中的一些朝向浮栅105传送。该快速编程难以保持多电平和模拟应用的精确度。高电流提出了功率问题，该功率问题将阻止用于芯片的单个电源电压的应用。在单元“页面(page)”中可同时编程的单元数量也受限制。还提出过以对单元增加额外的处理复杂性为代价的减小编程电流的方法。本专利技术解决或基本解决了这些问题。按照本专利技术的存储器电路直接控制编程电流并可实现高编程精确度。本专利技术提供对单个或多个非易失性存储器单元精确编程的集成电路存储器系统和方法。本专利技术能够使每一存储器单元有相应于数字信息的多个离散电平中的一个所存储的电荷或者有作为相应于模拟信息的连续量的一部分的存储电荷。通过在热载流子注入编程期间直接控制流过存储器单元中源与漏之间的电流，实现精确编程，从而允许减小的编程单元电流和较低功率的操作。减小的单元电流可使多个单元在单元的一页中同时被编程，这将缩短编程时间，并且仅需要单个电源和不需要附加的硅处理步骤。在连续周期期间逐渐增大地改变编程单元电流，以减少编程时间，完成多程序和检验周期。根据所用特定存储器单元类型的特性，按包括预充电位线的预定方式进行编程、检验或读出单元电压和电流的应用。在一个实施例中，不要求位线驱动器部分使用高电压电路，这可降低电路复杂性。此外，使用电压模式检测允许对编程以及检测操作使用恰好相同的电路布局，这进一步简化了电路复杂性。本专利技术的另一个实施例使用预充电电压控制电路，间接地控制存储器单元中的电流，同时在编程期间关断电流控制电路。图1是在现有技术中已知的在非易失性存储器单元中热载流子注入编程原理的一般性描述。图2A-2D表示基于热载流子注入原理进行编程的各种单元处理设计的四个现有技术实例。图3是按照本专利技术一个实施例的教导在所用的非易失性存储器单元中热载流子注入编程原理的一般性描述。图4是本专利技术优选实施例的方框图。图5A表示在编程周期期间本专利技术一个实施例的细节。图5B表示在检验或读出周期期间本专利技术一个实施例的细节。图6表示在编程周期期间本专利技术另一个实施例的细节。图7是在页面模式操作中利用存储器单元阵列的本专利技术一个实施例的方框图。最佳实施例的描述应该指出，附图中使元件带相同本文档来自技高网...

【技术保护点】
集成电路存储器系统，包括： 控制装置，控制所述集成电路存储器系统的操作； 多个存储器单元，各存储器单元包括源、漏、控制栅和浮栅，所述浮栅能够存储电荷，通过向所述浮栅注入电荷热载流子可对所述存储器单元编程；和 电路装置，响应于所述控制装置，在存储器单元的编程期间，对所述源、漏和控制栅反复地施加电压和控制在所述源与漏之间流动的电流，以便精确地控制存储于所述浮栅上的电荷量。

【技术特征摘要】
US 1997-3-6 08/812,8681.集成电路存储器系统，包括控制装置，控制所述集成电路存储器系统的操作；多个存储器单元，各存储器单元包括源、漏、控制栅和浮栅，所述浮栅能够存储电荷，通过向所述浮栅注入电荷热载流子可对所述存储器单元编程；和电路装置，响应于所述控制装置，在存储器单元的编程期间，对所述源、漏和控制栅反复地施加电压和控制在所述源与漏之间流动的电流，以便精确地控制存储于所述浮栅上的电荷量。2.用于对有多个存储器单元的集成电路存储器系统中的存储器单元编程的方法，各所述的存储器单元包括源、漏、控制栅和浮栅，所述浮栅能够存储电荷，通过热载流子注入可对所述存储器单元编程，对所述存储器单元编程的方法包括对所述源、漏和控制栅反复地施加电压并控制在存储器单元的所述源与漏之间流动的电流，以便精确地控制存储于所述浮栅上的电荷量。3.如权利要求1所述的系统，其中所述电路装置在所选择的多个存储器单元上进行操作，以便所述选择的多个存储器单元在所选的行中并编程设计为组，并且其中所述电路装置包括多个控制块，在编程期间，所述多个控制块之一与所述选择的多个存储器单元之一连接。4.如权利要求3所述的系统，其中在所述选择行中的各存储器单元有分别与所述电路装置共同地连接的源和控制栅，在列中的各存储器单元有与所述电路装置共同地连接的所述漏。5.如权利要求3所述的系统，其中在所述选择行中的各存储器单元有与所述电路装置共同地连接的所述控制栅，在列中的各存储器单元有分别与所述电路装置连接的所述源和所述漏。6.如权利要求1所述的系统，其中所述电路装置与存储于所述存储器单元中的任何电荷无关地控制所述存储器单元的所述源与漏之间的所述电流。7.集成电路存储器系统，包括系统控制块；存储器单元阵列，各存储器单元有第一端子、第二端子、控制栅和浮栅，所述浮栅能够存储电荷，所述存储器单元通过对所述浮栅进行电荷的热载流子注入可进行编程；与所选的存储器单元的所述第一端子连接的第一控制块；与所述存储器单元的所述第二端子连接的第二控制块；和与所述存储器单元的所述控制栅连接的第三控制块；响应于所述系统控制块，在所述存储器单元的迭代编程期间，所述第一、第二和第三控制块共同控制在所述第一端子和所述第二端子之间流动的电流，以便精确地控制存储于所述浮栅上的电荷量。8.如权利要求7所述的系统，其中所述第一、第二和第三控制块在所选的多个存储器单元上进行操作，以便所述选择的多个存储器单元被编程设计为组，并且其中按行和列排列所述多个存储器单元，所述选择的多个存储器单元包括在所选行中的所选单元。9.如权利要求8所述的系统，其中在行中的各存储器单元有共同地与所述第一控制块连接的所述第一端子，和共同地与所述第三控制块连接的所述控制栅，在列中的各存储器单元有共同地与所述第二控制块连接的所述第二端子。10.如权利要求8所述的系统，其中在行中的各存储器单元有共同地与所述第三控制块连接的控制栅，在列中的各存储器单元有共同地与所述第一控制块连接的所述第一端子，和有共同地与所述第二控制块连接的所述第二端子。11.如权利要求7所述的系统，其中所述第一、第二和第三控制块与所述存储器单元中的任何电荷无关地控制在所述存储器单元的所述第一端子与第二端子之间的所述电流。12.如权利要求7所述的系统，其中所述第二控制块包括与所述存储器单元的所述第二端子连接的电流控制电路，在编程期间该电流控制电路驱动控制电流通过所述存储器单元。13.如权利要求12所述的系统，还包括产生基准电压并相应于控制信号设置所述基准电压的幅值的基准电压块；并且其中所述的第二控制块包括电压比较器，与所述基准电压块和所述电流控制电路连接，...

【专利技术属性】
技术研发人员：萨卡瓦特M汗，乔治J科尔施，
申请(专利权)人：阿加特半导体公司，
类型：发明
国别省市：US[美国]