用于多数字位的稳定电路制造技术

一种具有每一存储单元能够存储多个位的存储单元的集成电路存储系统。具有一种恢复操作，其中存储单元存储的可能会从它的初始设定条件漂移的电荷被保持在多个预定电平中之一内，多个电平对应于信息的数字位并且由一组特定的参考电压值定义。存储系统具有小编程和小擦除操作以仅把足以保持电荷进入和移出预定电平的电荷量加入或移出存储单元。存储系统还有一用于高速存储单元编程和一擦除操作，以使电荷分布变窄，增加电平间的分布和安全边界。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体存储器，具体地讲，涉及受到漂移作用的半导体存储器的稳定性。这种存储器每存储单元可以存储一个和多个数字位。诸如EEPROM，EPROM，FLASH和DRAM这样的半导体存储器集成电路一般被用来在每个存储单元中存储一个单一的数字位，下文称之为一位存储。以前对每存储单元能够存储多于一个数据位的存储器以及它们的优点有过说明。这种每单元存储多位的存储器被称为多电平存储器，因为它们需要多于通常用于一位存储技术的两个(导通与非导通)单元阈电压VT的电平。多电平存储器中的每个电平代表存储在每个存储单元中的电荷的一个特定范围，并且在非易失性存储器的情况下，即，EEPROM，EPROM和FLASH存储器的情况下，代表单元VT值的一个特定范围。为了每一存储单元存储N位，需要把单元的VT范围和存储电荷的量划分为2N个电平。每个电平对应于用于所有N位的一个唯一的二进制数据模式。将单元擦除或编程以存储电荷，使得单元的VT能够设定在这些2N个电平中的一个内。读出电路确定存储单元的VT在哪一个电平内，并且读出为N位存储的对应的二进制数据模式。由于可以在以前每单元仅存储单一位的相同的存储单元阵列区中存储N倍的位数，因此可以用很低的每位价格存储数字信息。在以下对非易失性存储器的说明中，“电平”被用来表示VT值的一个范围，而不是一个单一的电压值。此外，单元VT一词不是固态元件物理学所定义的最严格意义中使用的，而是在读出电路如何确定存储单元的电导率状态的意义上使用的。电导率与单元的VT有关。同样，DRAM电平代表存储电荷的一个范围，而不是一个单一的电荷值。读出单个电平的操作是通过把读出电压或电流表示的存储单元的电导率(或存储电荷)与多个参考电压或电流进行比较执行的。由于在读出
中工作的技术人员可以容易地通过负载电路将电流转换成电压，所以本专利技术是以电压读出进行说明的。存在着许多与多电平存储器相关的问题。为使每存储单元存储N位，一般建议用2N-1，或2N个参考电压值VRI，其中I＝1，2，...，2N-1，或2N，使每一存储单元存储N位，以使2N个电平相互分离，VR1＜VR2＜...＜V(2＾N)。应当注意，为简化起见，有时把VRI简单地写为VR。图1A-1C中示出了参考电压值与单元VT之间的关系，图1A-1C分别示出了用于每单元存储一位、两位和四位的整个存储器芯片的多电平读出参考电压和单元VT的分布。当一个存储单元VT接近VR电压之一时将产生不希望的条件。单元VT的确定变模糊得。确定单元VT的实际读出电路受限于电路的稳定性和速度，和数字交换噪声以及电源电压、温度、和硅工艺中的其它变化造成的电压和电流的变化。与不需要离散多个电平或多个参考电压的模拟信号存储不同，数字存储器存储技术要求无二义性地确定电平，并且需要这种离散参考电压。如果单元中的电平被不正确地读出，那么数字存储器将误操作，并且可能每单元丢失多达N位之多。为了避免读出单元VT值接近，或等于，VR电压之一的问题，提出了使一个电平中的单元VT与其它相邻电平分离的容限电压范围VMPI(见图2)。在单元被擦除和编程时执行这种分离。但是，没有定义每个VMPI的两端。而是，这种提议的技术在硅工艺中使用了和一个冗余的编程算法结合的统计控制，以便为每单元存储一个单一位、或可能两位建立适当的VMPI。此外，没有机构来确定是否一个单元VT超出了恰当的范围。但是，该技术仅在满足了两个条件时才是可靠的。首先，VR值之间的分离足够大，以便为无二义性的读出提供适当的容限。其次，单元的VT必须在恰当的电平内保持稳定，并在同样长的时间内保持数据有效。这个时间周期可能与存储器芯片的寿命一样长。但是，所有多电平存储技术都必须克服的一个问题是在每个电平的很窄范围内对存储单元的VT控制的问题。这种VT的控制问题应用于存储器的所有操作模式，包括编程，擦除和读取存储单元。由于每单元存储N位需要每单元2N个电平，因此随每存储单元存储的位数增加，VT控制问题的难度成几何级地增加。随电平数量在所有有效单元VT值的一个固定范围VF内的增加，在一单一电平内的VT值的范围VL，以及在不同电平中分离单元VT的容限范围VM(见图3A-C)变窄。在本专利技术中，为简洁起见，我们有时把VLI(其中I是2N个电平中的一个)简称为VL。VF经常是固定的，因为它受编程、擦除和读出操作过程中能够施加于存储单元的终端的电压范围的限制。VF受电路速度、复杂性和数据存储可靠性的约束。对于许多以前提出的非易失性存储器技术，VF大致地等于用于读出操作的电源电压VCC。对于一个极简单的例子，其中定义所有电平的VL的范围都是相同的，并且电平之间的容限是零，那么VL＝VF/2N。例如，对于从5伏VCC操作的一个一位存储技术的VL的范围是5/2＝2.5V，而对于从3V操作的每单元4位的多电平存储器的VL的范围减少到3/16＝187.5mV。如果在每个电平之间加上一个容限电压范围VM，那么VF＝VL1+VM1+VL2+VM2+...+VM(2N-1)+VL(2N)。继续上述简单例子，并假设所有的VM范围也相等，那么现在电平范围减小到VL＝〔VF-(2N-1)× VM〕/2N。把VM等于0.1V代入，那么在上述的4-位，3-伏VCC例子中的VL现在已减小到〔3-(15x0.1)〕/16＝93.8mV。加入VT控制的问题是擦除存储单元的程序。在存储阵列的实际实施例中，单元的擦除是以包含许多单元的块执行的，所以完全擦除单元的VT分布比更有选择地编程的其它电平宽。用于定义完全擦除单元的较宽VL电平VLERASE进一步减小编程电平的VL范围。图3A至3C示出了图1A-1C中所示的相同技术的这种问题的曲线图。应当注意，图1A，1B，1C，2，3A，3B和3C是编程提高单元VT技术的例子。上述的说明类似地应用于编程过程中降低单元VT的技术。在这种场合，这些附图应当在单元VT的高端显示较宽的擦除电平，而不是低端。因此，由于随着每单元位数的增加每一电平中的VT范围成几何级数地减小，所以在多电平存储中的VT控制比在一位存储系统中更为重要。此外，存在着各种可以导致单元的VT从它的初始编程值漂移开的机制。许多这些机制是由在单元的原始编程之后施加于该单元的电压应力造成的。这些条件称为“干扰”，并且当该单元分组在其它类似单元的阵列内以构成一有用存储系统时是不可避免的。由于在这些操作中使用了高电压，编程和擦除干扰只存在最短的累加时间，但却是VT漂移的重要原因。例如，在介绍新的FLASH存储技术的技术文献中经常报导干扰数据。VT漂移的其它原因是由于在浮栅周围或浮栅与存储单元的基底之间的俘获电荷的数量或位置改变的结果。俘获电荷可能是由于缺陷或是在诸如反复的编程/擦除(P/E)循环过程之类的时间中施加的高电场的累积效应造成的。被驱动通过栅极介质的擦除或编程电流越大，累积的俘获电荷越多。最终导致了那些操作的延迟，和该部分的误操作。俘获电荷也可能以P/E循环的不可重复的形式发生。这归因于所谓的“劣等位(rogue bit)”效应。劣等位显示出在一个循环中编程或擦除能力上的偏移，并且在另一个循环中又返回正常。由于缺陷统计变化的存在，VT漂移率在一段时间中可能是不恒定的，并且从本文档来自技高网...

【技术保护点】
一种集成电路存储系统包括：多个存储单元，每个存储单元可以存储对应于信息位的多个离散状态中的一个；和用于读出在所述一种离散状态中的所述存储单元的漂移的装置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：乔治J科尔什，萨卡瓦特M汗，
申请(专利权)人：阿加特半导体公司，
类型：发明
国别省市：US[美国]