具有可编程阈值电压的DMOS器件制造技术

提供一种设置有浮栅（４５）的ＤＭＯＳ器件，该浮栅具有紧密接近于其的第一（４９）和第二（５１）电极。通过一薄电介质材料层（５３）将浮栅（４５）与第一（４９）和第二（５１）电极中的一个隔开，该电介质材料层的尺寸和成分允许带电载流子从浮栅（４５）或向浮栅（４５）隧穿电介质层（５３）。通过在器件的编程电极与本体／源极和栅极电极之间设置电压，该隧穿现象可以用于产生可以调节的阈值电压以提供精确的电流。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及MOS-栅器件，更为具体地，涉及MOS-栅器件制造技术和结构。专利技术技术金属氧化物半导体场效应晶体管(MOSFET)是一种在导电栅极与半导体区之间具有电介质层的晶体管。可以将MOSFET设计成按照增强模式或耗尽模式工作。增强型MOSFET，通过产生贯穿栅极下方的倒置半导体表面的导电沟道，即，通过向栅电极施加电压并在半导体中产生其中“少数”载流子(n型半导体情况下为空穴，而p型半导体情况下为导电电子)的浓度被增加直到其超出“多数”载流子的平衡浓度的区域，来工作(相比较，耗尽型器件，通过向栅极施加电压并将载流子的数量减小至比已经存在的导电沟道中的平衡值低的值，来工作)。如此产生的导电沟道通常在器件的源极与漏极之间横向或垂直延伸。功率MOSFET为一种设计成处理高电压和/或高电流的MOSFET。在一种功率MOSFET——双扩散MOSFET(DMOS)中，从同一边缘扩散本体和源极区。取决于电流在源极与漏极之间是横向流动还是垂直流动，DMOS器件可以分别为横向或垂直器件。垂直DMOS技术用于制造各种器件，包括高压和高电流晶体管以及IGBT(绝缘栅双极晶体管)。由于与p沟道器件相比n沟道器件提供的开态电阻较低或每单位面积的电压降比较低，所以这些垂直DMOS器件的大多数为n沟道而不是p沟道器件。这种较低的开态电阻或每单位面积的电压降是由于导电电子在硅中的迁移率比空穴的迁移率高所导致的。与其它MOSFET一样，垂直DMOS器件可以为增强型或耗尽型器件。在n沟道增强型器件中，器件的阈值电压，即，需要施加到栅极以在源极与漏极之间产生导电沟道的电压，这也是需要实现倒置的电压，通常被选择成相对于源极电压足够正性以允许器件在栅极与源极之间出现0伏时完全“关闭”。相比较，在n沟道耗尽型器件中，阈值电压通常被选择成相对于源极电压足够负性以允许器件在栅极与源极之间出现0伏时完全“导通”。在耗尽型n沟道器件中，一般通过在本体区的表面引入n型掺杂剂以产生没有栅极至源极电压的永久的沟道区或者将永久带电离子注入到栅极电介质中以在没有栅极至源极电压的情况下在下面的本体区的表面处产生沟道来形成器件中的导电沟道。图1中示出常规的垂直DMOS。例如，在National SemiconductorApplication Note 558(December 1988)中的R.Lcoher的“Introduction toPower MOSFETS and Their Applications”中描述了这种类型的器件。器件1由n+衬底2构成，在衬底2的一个表面上沉积外延层3，而在其另一表面上沉积用作具有漏极端子6的漏极接触的金属层5。远离中心(deep)的本体区7与源极和本体端子4电接触并形成在外延层中。在示出的器件中，浅扩散区10为p本体区而深扩散区为p+本体区。p本体区的一部分13延伸到n+源极区9与漏极区21之间的栅极下方且能够经受倒置以形成沟道。将导电多晶硅栅极15沉积在沟道上。该栅极被电介质材料17(通常为SiO2)包围。在栅极下面的那部分电介质材料被称之为栅电介质。在栅极和外延层上沉积仅与源极和本体区接触的源极和本体金属层19。当栅极相对于源极被正性偏置并存在施加的漏极至源极电压时，p型本体13中的空穴被排斥而远离栅极区而导电电子则被朝向栅极区吸引，因此栅极下方的p型本体区被倒置。该栅极至源极电压产生路径或沟道以便于从源极来的载流子可以流向栅极下方的表面处的漏极区，然后垂直穿过漏极区21，并流向n+衬底2。与横向MOSFET相比较，这些器件的垂直几何结构允许可能实现相同的截止电压下的较低的开态电阻和较快的转换。增强型和耗尽型DMOS器件的阈值电压随器件不同而不同。一组器件的阈值电压变化程度由各种制造变量包括在本体区中的精确掺杂剖面、栅电介质厚度和成分、以及栅极导体的成分来确定。在一般的切换应用中，制造的阈值电压的变化相对于增强型DMOS器件不会存在问题，因为选择驱动信号来将器件完全“导通”或完全“关闭”。然而，在以相似的方式采用耗尽型DMOS器件时，对于n沟道DMOS晶体管，耗尽型DMOS器件的电流对电压特性(参见图2)允许它们在需要在栅极与源极之间为零伏下的特定电流的应用中的两端结构中使用。在这种结构中，仅需要两个端子，因为栅极电连接于源极。例如，在PCIM，Vol.26，No.1，p.63(2000年1月)的S.Ochi的“SemiconductorCurrent Regulators Protect Circuits”中描述了一些这些应用。在许多这些应用中，提供特定电流(在设计规格的限制内)的能力对于它们的使用是必需的。然而，由于上述DMOS器件的阈值电压的变化，即使在使用相同的工艺流程制作的器件中，在栅极与源极之间零伏下流动的电流也会显著改变。因此，本领域中需要一种耗尽型MOS-栅器件，该器件具有可调节的阈值电压以便于在栅极与源极之间为零伏下提供期望的电流。本领域中，还需要用于制造这种器件的方法和用于调节其阈值电压的方法。通过本专利技术来满足这些和其它需要，如下文中所描述那样。
技术实现思路
在第一个方案中，本专利技术涉及一种晶体管，其包括浮栅、编程电极、电介质材料、源极、本体和源极/本体金属化层，其中该源极/本体金属化层与源极和本体电接触并且还用作器件的栅极。源极/本体接触与栅极金属层用作浮栅的参考电压。通过使电子隧穿电介质材料以便改变浮栅上的净电荷，可以将晶体管的阈值电压从初始电压V0调节至新电压Vn，其中|V0-Vn|＞0，且Vn＜0(在n沟道器件中)。优选地，|Vn|至少为0.1伏，且更为优选地，在大约1.0至大约10.0伏的范围内。晶体管优选为MOSFET，且更为优选地，为横向或垂直功率MOSFET。在优选的实施例中，电介质材料，例如可以为氧化物层、氮化物层或复合电介质层，被置于浮栅与一个编程电极之间，且充足薄(例如，小于大约250，且更为优选地在大约50至大约250的范围内)，以允许在浮栅与该编程电极之间福勒-诺顿隧穿(Fowler-Nordheim tunneling)或者其它类型的场辅助电隧穿。在n沟道晶体管中采用的源极优选为n+源极。晶体管还优选包括双扩散源极与本体区。本专利技术的第二个方案与第一个方案的不同之处仅在于与源极和本体电接触的金属化层不用作器件的栅极。栅极是相对于源极和本体可以被独立偏置的分离区。在本专利技术的上述方案的特殊变形中，其中发生隧穿的薄电介质层可以设置在源极/本体金属化层与浮栅之间、浮栅与分离的多编程层之间、硅的n掺杂或p掺杂区与浮栅之间、或者器件栅极与浮栅之间。在所有的情况中，都存在顶部和底部编程电极。在这些变形中，使得隧穿或者发生在浮栅与顶部编程电极之间或者发生在浮栅与底部编程电极之间。编程电极通过电介质层各自与浮栅分离。通过比将浮栅与另一编程电极分离的电介质层薄的电介质层，将载流子向其隧穿和从其隧穿的编程电极与浮栅分离。在另一个方案中，本专利技术涉及用于调节MOS栅器件的阈值电压的方法。根据该方法，提供包括浮栅、编程电极、电介质材料、源极和漏极、以及与源极和本体电接触且还用作器件栅极的源极/本体金属化层的MOS栅器件。源极/本体和栅极金属优选还用作浮栅的参考电压。MOS栅器本文档来自技高网...

【技术保护点】
一种ＤＭＯＳ电流源，包括：　　　　第一和第二编程电极；　　　　设置在所述第一与第二编程电极之间的浮栅；和　　　　设置在所述浮栅与所述第一和第二编程电极中的至少一个之间的电介质材料；　　　　其中通过在所述第一与第二编程电极之间施加充足的电压以使带电载流子隧穿电介质材料从而改变浮栅上的净电荷，可以将该ＤＭＯＳ电流源的阈值电压从初始电压Ｖ↓［０］调节至新电压Ｖ↓［ｎ］，且其中｜Ｖ↓［０］－Ｖ↓［ｎ］｜＞０。

【技术特征摘要】
US 2002-8-13 10/217,893;US 2002-8-13 10/218,0101.一种DMOS电流源，包括第一和第二编程电极；设置在所述第一与第二编程电极之间的浮栅；和设置在所述浮栅与所述第一和第二编程电极中的至少一个之间的电介质材料；其中通过在所述第一与第二编程电极之间施加充足的电压以使带电载流子隧穿电介质材料从而改变浮栅上的净电荷，可以将该DMOS电流源的阈值电压从初始电压V0调节至新电压Vn，且其中|V0-Vn|＞0。2.权利要求1的DMOS电流源，其中将电介质材料设置在浮栅与第一和第二编程电极中的每一个之间，且其中浮栅与第一编程电极之间的电介质材料厚度的最小值是浮栅与第二编程电极之间的电介质材料的最小厚度的大约2至大约10倍。3.权利要求2的DMOS电流源，其中浮栅与第二编程电极之间的电介质材料的厚度在大约50至大约250的范围内。4.权利要求2的DMOS电流源，其中浮栅与第二编程电极之间的电介质材料的厚度在大约80至大约210的范围内。5.权利要求2的DMOS电流源，其中浮栅与第二编程电极之间的电介质材料的厚度在大约100至大约180的范围内。6.权利要求2的DMOS电流源，其中电介质材料为在单晶硅上热生长的氧化物。7.权利要求1的DMOS电流源，其中电介质材料为在多晶硅上热生长的氧化物。8.权利要求1的DMOS电流源，其中氧化物为氧化硅。9.权利要求1的DMOS电流源，其中电介质材料为氮氧化硅。10.权利要求2的DMOS电流源，其中第二编程电极为金属电极。11.权利要求2的DMOS电流源，其中第二编程电极为多晶硅电极。12.权利要求2的DMOS电流源，其中第二编程电极为源极/本体和栅极金属。13.权利要求2的DMOS电流源，其中第二编程电极为扩散区。14.权利要求13的DMOS电流源，其中扩散区包括p+扩散区。15.权利要求13的DMOS电流源，其中扩散区包括n+扩散区。16.权利要求13的DMOS电流源，其中扩散区包括包含n+扩散区的p+扩散区。17.权利要求1的DMOS电流源，其中第一与第二编程电极中的至少一个为专用多晶硅电极。18.权利要求1的DMOS电流源，其中第一编程电极为专用金属电极，且其中第二编程电极为n+扩散区。19.权利要求1的DMOS电流源，其中第一编程电极为专用金属电极，且其中第二编程电极为专用多晶硅电极。20.权利要求1的DMOS电流源，其中第一编程电极为源极/本体和栅极金属，且其中第二编程电极为p+扩散区。21.权利要求18的DMOS电流源，其中p+扩散区包含n+扩散区。22.权利要求1的DMOS电流源，其中第一编程电极为源极/本体和栅极金属，且其中第二编程电极为n+扩散区。23.权利要求1的DMOS电流源，其中第一编程电极为源极/本体金属，且其中第二编程电极为专用多晶硅电极。24.权利要求1的DMOS电流源，其中第一编程电极为控制栅极，且其中第二编程电极为专用多晶硅电极。25.权利要求1的DMOS电流源，其中第一编程电极为专用多晶硅电极，且其中第二编程电极为公共扩散区。26.权利要求1的DMOS电流源，其中第一编程电极为源极/本体金属，且其中第二编程电极为专用扩散区。27.权利要求1的DMOS电流源，其中第一编程电极为专用多晶硅区，且其中第二编程电极为专用扩散区。28.权利要求1的DMOS电流源，其中第一编程电极为控制栅极，且其中第二编程电极为专用扩散区。29.权利要求1的DMOS电流源，其中DMOS电流源包括第一与第二多晶硅编程电极和多晶硅浮栅。30.权利要求1的DMOS电流源，其中DMOS电流源为垂直MOSFET。31.权利要求1的DMOS电流源，其中DMOS电流源为功率MOSFET。32.权利要求1的DMOS电流源，其中DMOS电流源为耗尽型MOSFET。33.权利要求1的DMOS电流源，其中DMOS电流源为n沟道MOSFET。34.权利要求1的DMOS电流源，其中晶体管具有至少有1伏量级的阈值电压。35.权利要求1的DMOS电流源，其中晶体管具有在大约1至大约10伏范围内的量级的阈值电压。36.权利要求1的DMOS电流源，其中通过使带电载流子经受贯穿电介质材料的福勒-诺顿隧穿，来调节MOS栅器件的阈值电压。37.权利要求1的DMOS电流源，其中电流源设置有至少一个沟槽，且其中浮栅的至少一部分设置在所述至少一个沟槽的内。38.权利要求1的DMOS电流源，还包括源极和本体，且其中源极和本体为双扩散。39.一种具有可调节电流输出的DMOS电流源，所述电流源包括浮栅；顶部编程电极和底部编程电极；电介质材料；源极、本体与漏极；和与源极和本体电通信的源极/本体金属化层，所述源极/本体金属化层还用作栅极，其中通过使带电载流子隧穿电介质材料从而改变浮栅上的净电荷，可以将该DMOS电流源的阈值电压从初始电压V0调节至新电压Vn，其中|V0-Vn|＞0，由此改变电流源的电流输出。40.权利要求39的DMOS电流源，其中将电介质材料设置在浮栅的至少一个表面上。41.权利要求39的DMOS电流源，其中电介质材料包括氧化物。42.权利要求39的DMOS电流源，其中浮栅包括多晶硅。43.权利要求39的DMOS电流源，其中通过使带电载流子隧穿电介质材料，阈值电压可调节，且其中将电介质材料设置在浮栅与顶部和底部编程电极中的一个之间。44.权利要求39的DMOS电流源，其中MOS栅器件为金属氧化物半导体场效应晶体管(MOSFET)。45.权利要求44的晶体管，其中MOSFET为功率MOSFET。46.权利要求44的晶体管，其中晶体管为耗尽型MOSFET。47.权利要求39的DMOS电流源，其中电介质材料具有小于大约250的厚度。48.权利要求39的DMOS电流源，其中电介质材料具有在大约50至大约250范围内的厚度。49.一种MOSFET，包括第一和第二电极；设置在所述第一与第二电极之间的浮栅；和设置在所述浮栅与所述第一电极之间的电介质材料；其中所述浮栅与所述第一电极之间的电介质材料的厚度在大约50至大约250的范围内。50.权利要求49的MOSFET，其中所述浮栅与所述第一电极之间的电介质材料的厚度在大约50至大约250的范围内。51.权利要求49的MOSFET，其中所述浮栅与所述第一电极之间的电介质材料的厚度在大约80至大约210的范围内。52.权利要求49的MOSFET，其中所述浮栅与所述第一电极之间的电介质材料的厚度在大约100至大约180的范围内。53.权利要求49的MOSFET，其中将电介质材料设置在浮栅与第一和第二编程电极中的每一个之间，且其中浮栅与第二编程电极之间的电介质材料的最小厚度为浮栅与第一编程电极之间的电介质材料的最小厚度的大约2至大约10倍。54.权利要求49的MOSFET，其中电介质材料为在单晶硅上热生长的氧化物。55.权利要求49的MOSFET，其中电介质材料为在多晶硅上热生长的氧化物。56.权利要求49的MOSFET，其中氧化物为氧化硅。57.权利要求49的MOSFET，其中通过使带电载流子经受贯穿电介质材料的福勒-诺顿隧穿，MOS栅器件的阈值电压可调节。58.权利要求49的MOSFET，其中电流源设置有至少一个沟槽，且其中浮栅的至少一部分设置在所述至少一个沟槽内。59.一种MOSFET，包括第一和第二电极；设置在所述第一与第二电极之间的浮栅；和设置在所述浮栅与所述第一电极之间的电介质材料；其中通过施加跨接第一与第二电极的充足电压，MOS栅器件的阈值电压可调。60.权利要求59的MOSFET，其中施加在跨接所述第一与第二电极的充足电压使得带电载流子经受贯穿电介质材料的福勒-诺顿隧穿。61.权利要求59的MOSFET，其中电介质材料为多氧化物。62.一种DMOS电流源，包括源极/本体区；金属化层；沟道区；和带有可调节电荷的浮栅，该浮栅设置在沟道区与金属化层之间，其中通过调节浮栅上的电荷，电流源的电流输出可调节。63.权利要求62的DMOS电流源，其中DMOS电流源设置有适合于调节浮栅上的电荷的第一和第二编程电极。64.权利要求63的DMOS电流源，其中第一和第二编程电极中的至少一个为多晶硅电极。65.权利要求63的DMOS电流源，其中第一和第二编程电极中的至少一个为本体区。66.权利要求63的DMOS电流源，其中第一和第二编程电极中的至少一个为金属化层。67.权利要求62的DMOS电流源，还包括设置在沟道区与浮栅之间的电介质材料，且其中通过使带电载流子隧穿电介质材料，电流源的电流输出可调。68.权利要求62的DMOS电流源，还包括设置相邻于浮栅的编程电极，和设置在编程电极与浮栅之间的电介质材料，且其中通过使带电载流子隧穿电介质材料，电流源的电流输出可调。69.权利要求62的DMOS电流源，其中浮栅包括多晶硅。70.权利要求62的DMOS电流源，其中浮栅密封在电介质材料中。71.一种DMOS电流源，包括浮栅；和用于调节所述浮栅上的电荷的第一和第二电极。72.一种DMOS电流源，包括源极/本体区；金属化层；沟道区；和设置在沟道区与金属化层之间的浮栅。73.权利要求72的DMOS电流源，其中电流源为两端子器件。74.一种DMOS电流源，包括...

【专利技术属性】
技术研发人员：理查德A布兰查德，
申请(专利权)人：通用半导体公司，
类型：发明
国别省市：US[美国]