非易失存储设备和设置源极线电压及位线电压的方法技术

一个非易失存储设备（３００）。对于一个实施例，非易失存储设备（３００）包括一根位线、一根源极线和一个具有连接到位线的一个漏极、连接到源极线的一个源极、一个控制栅极和一个浮动栅极的非易失存储单元。非易失存储设备（３００）也包括一个源极电压发生器电路（３１２），其连接到源极线并在编程非易失存储单元时产生一个源极线电压。源极电压发生器电路（３１２）根据在存储器阵列（３２２）中非易失存储单元的位置改变源极线电压。非易失存储设备（３００）也可以包括一个漏极电压发生器电路（３０８），其连接到位线并在编程非易失存储单元时产生一个位线电压。漏极电压发生器电路（３０８）根据在存储器阵列（３２２）中非易失存储单元的位置改变位线电压。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】
专利技术的领域本专利技术涉及存储单元的编程。更具体来说，本专利技术涉及在存储设备中补偿源极电压和漏极电压以便对闪速存储单元编程的一种方法和电路。背景非易失存储设备例如电可编程只读存储器(“EEPROMs”)，电可擦可编程只读存储器(“EERPOMs”)，和闪速EEPROMs包括非易失存储单元的一个阵列以及访问该阵列的支持电路。一个非易失存储单元一般起一个场效应晶体管一样的作用，包括一个选择栅极或控制栅极，其控制数据对存储单元的读出和写入，以及一个浮动栅极，其根据存储单元保存的数据捕捉电荷。非易失半导体存储器的一个有吸引力的特性是保存模拟数据的能力。这使得在单个存储单元中能存储多位数据。当电荷被加到存储单元的浮动栅极时，存储单元的阈电压Vt增加，存储单元漏极电流ID(“单元电流”)减小。存储单元阈电压Vt与存储单元漏极电流ID有关，因而ID正比于Gm×(VG-Vt) 对于VD＞VG-Vt (式1)式中Gm是存储单元的跨导；VG是存储单元的栅极电压；VD是存储单元的漏极电压；以及Vt是存储单元的阈电压。对于存储多位数据的存储单元，每一个可能的位模式代表一个状态。实际上，该单元存储着基S数据，其中S是该单元能够存储的状态数。位模式通过对一个或多个单元的状态数据译码得到。例如，对于存储两位数据的存储单元，有四个位模式00、01、10和11。这些位模式的每一个用一个状态表示。由特定的位模式表示的特定的状态取决于所使用的编码型式(例如，葛莱(Gray)编码或二进制的)。编码型式通常不影响编程的方法。状态可以用各种各样的方式来定义。它们可以根据阈电压Vt的范围、漏极电流ID的范围或者电荷的范围来定义。附图说明图1示出一个闪速存储器阵列100的一个常规部分，该阵列包括在字线138和140与位线146和148的交点处形成的闪速存储单元112、114、116和118。每个闪速存储单元包括一个选择栅极和一个浮动栅极。例如，闪速存储单元112包括控制栅极144和浮动栅极142。闪速存储单元112和114的控制栅极，连接到字线138，闪速存储单元116和118的控制栅极连接到字线140。闪速存储单元112和116的一个端点或电极连接到位线146，以及另一个端点或电极连接到连接源电压VPS的公共源极线150。类似地，闪速存储单元114和118的一端或电极连接到位线148，以及另一端点或电极连接到公共源极线150。字线138和140也称为X线或行线，因为每根字线连接到一个X译码器电路，将电路在字线138和140上提供必需的电压，以便读出、擦除或编程数据进入闪速存储单元112、114、116和118。同样，位线146和148也称为Y线或列线，因为每根位线连接到一个Y译码器电路和电压产生电路，其在位线146和148上提供必需的电压VPP，以便读出、擦除或编程数据进入闪速存储单元112、114、116和118。位线、字线和公共源极线合在一起，提供了给存储单元施加为编程、擦除和读出阵列100内的存储单元所必需的电压的一种手段。存储单元112、114、116和118可以采用Fowler-Nordheim隧道通过在字线138和140上施加近似零伏，让位线146和148浮动以及在公共源位线上设置VPS于近似12伏来擦除。在这个组态中，存储单元的整个阵列可以立即擦除。另一方面，存储单元的整个阵列可以采用负栅极擦除来擦除，也就是说设置VPS于约5-6伏同时在字线146和148上施加约-8至-10伏。存储单元112、114、116和118可以通过在字线138和140上施加约1至7伏，在位线146和148上施加约1伏至VPP，以及让公共源极线150接地来读出。存储单元112、114、116和118可以经由热电子注入通过分别在位线146或148上施加VPP即比VPS高约4-7伏以及施加一个电压至字线138或140即该电压足以改变所存储的电荷数目和存储单元被编程的阈电压来编程。一般地，在一行单元中的一个或多个闪速存储单元同时被编程，而其它行的存储单元被取消选择。通常，闪速存储单元的编程时间与编程期间施加到存储单元的漏极和源极编程电压之间的差成反比变化。图2示出当源极编程电压VS为约零伏时编程期间闪速存储单元的阈电压Vt相对于编程时间以及施加至存储单元的编程漏极电压VD之间的关系。在图2中，曲线223描述当漏极编程电压VD为约6伏以及源极编程电压VS为约零伏时阈电压与闪速存储单元的编程时间之间的关系。曲线224描述当编程漏极电压为约5伏以及源极编程电压VS为约零伏时阈电压与闪速存储单元的编程时间之间的关系。如图2所示，如果编程漏极电压与源极编程电压之间的差相对地越大，那么到达相同阈电压的闪速存储单元的编程时间相应地越短。图1示出位线146和148以及源极线150每根都具有由于建造位线所使用的材料(如各种类型的金属或掺杂硅或多晶硅)的固有电气和物理特性引起的对称电阻。例如，位线146有电阻120和122，位线148有电阻124和126，以及公共源极线150有电阻128、130、132、134和136。位线电阻和源极线电阻的值是存储器阵列100内闪速存储单元位置的函数，因而是对称的。实际线的电阻取决于线的几何形状，通常可以用下面的式子来表示R＝P×(L/A) (式2)式中R是线的电阻；P是制作线所用材料的电阻率；L是线的长度，A是线的横截面积。如式2可见，当线的长度增加时，线的电阻通常增大。因此，一个闪速存储器端点的位置离一个电压源(即VPS或VPP)越远，电阻数值越大，同时与由电压源供给的电压的偏差越大。例如，如果在闪速存储单元116编程期间VPS置于零伏，那么电阻136、134和130每个两端的零伏会增大。在存储单元116源极上可能实际呈现作为源极编程电压VS的电压则是一个比零伏高的电压。同样地，一个编程电压VPP可能开始在位线146顶端为6伏，但在电阻120和122的每一个上将经历压降，因而漏极编程电压VD将小于6伏。这样一来，相对于编程差值电压VPP-VPS，实际编程差值电压VD-VS可能大大变小，因而将存储单元116编程到一个预定状态所要求的时间将增加。因此，编程电压源VPP与VPS相差较大的闪速存储单元的编程时间周期与编程电压源VPP与VPS比较接近的闪速存储单元的编程时间周期相比一般要求长一些。位线电阻和源极线电阻也可能使指定要编程到相同状态的存储单元在一给定编程时间内被编程到不同的状态。例如，位于靠近电压源VPP和VPS的存储单元118可能呈现接近于VPP和VPS的VD和VS电压，同时在一给定编程时间内被编程到一个特定状态。相反，位于离电压源VPP和VPS较远的存储单元116可能呈现大大远离VPP和VPS的VD和VS电压，因而存储单元116在相同的编程时间内被编程到一个不同的状态。这样一来，就存在由于闪速存储器阵列100内闪速存储单元的位置所造成的某种程度的编程易变性。对称源极线电阻也使源极编程电压VS相对于在一个任意给定时间内同时被编程的闪速存储单元的数目而变化。因为在一个闪速存储器的给定块中每个闪速存储单元的源极端点被连接到公共源极线150，所以流经公共源极线150的电流将根据同时被编程的闪速存储单元的数目而变化。当在公共源极线150中电本文档来自技高网...

【技术保护点】
一个非易失存储设备包括：一个存储器阵列，其包括一根位线、一根源极线和一个具有连接到位线的一个漏极、连接到源极线的一个源极、一个控制栅极和一个浮动栅极的非易失存储单元；和一个源极电压发生器电路，其连接到源极线并在编程非易失存储单元时产 生一个源极线电压，其中源极电压发生器电路根据在存储器阵列中非易失存储单元的位置改变源极线电压。

【技术特征摘要】
US 1997-3-31 08/8288731.一个非易失存储设备包括一个存储器阵列，其包括一根位线、一根源极线和一个具有连接到位线的一个漏极、连接到源极线的一个源极、一个控制栅极和一个浮动栅极的非易失存储单元；和一个源极电压发生器电路，其连接到源极线并在编程非易失存储单元时产生一个源极线电压，其中源极电压发生器电路根据在存储器阵列中非易失存储单元的位置改变源极线电压。2.权利要求1的非易失存储设备，其中源极线在非易失存储单元的源极与源极电压发生器电路之间具有一个源极线电阻，位线在一位线电压源与非易失存储单元的漏极之间具有一个位线电阻，同时源极电压发生器电路改变源极线电压以补偿源极线电阻和位线电阻。3.权利要求1的非易失存储设备，还包括一个漏极电压发生器电路，其连接到位线并在编程非易失存储单元时产生一个位线电压，其中漏极电压发生器电路根据在存储器阵列中非易失存储单元的位置改变位线电压。4.权利要求3的非易失存储设备，其中源极线在非易失存储单元的源极与源极电压发生器电路之间具有一个源极线电阻，位线在一位线电压与非易失存储单元的漏极之间具有一个位线电阻，源极电压发生器电路改变源极线电压以补偿源极线电阻、以及漏极电压发生器电路改变位线电压以补偿位线电阻。5.权利要求3的非易失存储设备，还包括一个控制电路，其连接到源极电压发生器电路和漏极电压发生器电路，其中控制电路控制非易失存储单元的编程。6.权利要求5的非易失存储设备，其中控制电路译码非易失存储单元的地址以产生一个第一值和一个第二值，其中控制电路将第一值连接到源极电压发生器电路，源极电压发生器电路根据第一值产生源极线电压，而其中控制电路将第二值连接至漏极电压发生器电路，漏极电压发生器电路根据第二值产生位线电压。7.权利要求1的非易失存储设备，其中存储器阵列包括许多位线和许多非易失存储单元，每个具有连接到一根位线的一个漏极、连接到源极线的一个源极、一个控制栅极和一个浮动栅极，其中源极电压发生器电路根据同时被编程的许多存储单元的数目进一步改变源极线电压。8.权利要求1的非易失存储设备，其中存储器阵列包括许多非易失存储块，每个包括一根位线，其中非易失存储单元被包括在所选的一个非易失存储块内，而其中源极电压发生器电路根据一个所选的非易失存储块的地址和在所选非易失存储块中的非易失存储单元的位置改变源极线电压。9.权利要求8的非易失存储设备，还包括一个漏极电压发生器电路，其连接到位线并在编程非易失存储单元时产生一个位线电压，其中漏极电压发生器电路根据在所选非易失存储块中非易失存储单元的位置改变位线电压。10.一个非易失存储设备包括一个存储器阵列，其包括一根位线、一根源极线和一个具有连接到位线的一个漏极、连接到源极线的一个源极、一个控制栅极和一个浮动栅极的非易失存储单元；和一个漏极电压发生器电路，其连接到位线并在编程非易失存储单元时产生一个位线电压，其中漏极...

【专利技术属性】
技术研发人员：SN基尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]