无接触均匀隧道分离P-阱(CUSP)非易失性存储器结构,制造和操作制造技术

在非易失性存储器阵列和器件的制造中形成在隔离阱中的浮栅场效应晶体管或存储器元件很有用。这样的浮栅存储器元件列和包含列中的每个存储器元件的源／漏区的阱相关。这些阱和阵列的其他列的源／漏区隔离。Ｆｏｗｌｅｒ－Ｎｏｒｄｈｅｉｍ隧道可以用于在个别元件的基础上或在元件体或元件模块的基础上编程和擦除这样的浮栅存储器元件。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及非易失性存储器元件，更具体地涉及闪存存储器元件。
技术介绍
存储器器件具有各种类型和尺寸。一些存储器器件在性质上是易失性的，没有工作电源就不能保存数据。典型的易失性存储器是DRAM，该存储器包括作为电容器形成的存储器元件。电容器上的电荷或失去电荷表示存储在存储器元件中的数据的两种状态。动态存储器器件需要比非易失性存储器更多的作用才能保持数据，但通常读写速度更快。非易失性存储器也有不同的构造。例如，浮栅存储器器件是利用浮栅晶体管存储数据的非易失性存储器。数据通过改变晶体管的阈值电压写入存储器元件并当电源消失时保持数据。晶体管可被擦除以恢复晶体管的阈值电压。存储器可被设置在擦除模块中，擦除模块中的所有存储器在一个时刻被擦除。这样的非易失性存储器器件通常称为闪存存储器。作为浮栅存储器元件制造的非易失性存储器包括一个源区和一个漏区，漏区和源区横向隔开，中间形成沟道区。源漏极区形成在硅衬底共同的水平平面上。通常用掺杂多晶硅制作的浮栅设置在沟道区之上，通过电介质和元件中其他的单元电隔离。例如，栅氧化可形成在浮栅和沟道区之间。控制栅位于浮栅之上，也可用掺杂多晶硅制作。控制栅由另一个电介质层和浮栅电隔离。这样，浮栅“浮”在电介质中，使其与沟道和控制栅绝缘。在半导体器件的尺寸变得更小时，设计者将面对和生产这样的存储器元件相关的问题，这些存储器元件耗用足够小数量的表面面积以符合尽管只有这样更小的尺寸但仍要保持充分性能的设计标准。由于上述原因以及下文将叙述的其他原因，通过阅读和理解本说明书这些原因对于本领域的普通技术人员显而易见，在技术上就存在对于替代的存储器器件结构的需要。概述本专利技术将处理非易失性存储器元件的上述问题和其他问题，这些问题通过阅读和学习下面的说明书将得到理解。各个实施例都涉及非易失性半导体存储器元件，阵列及其制造和结构。这样的存储器元件在编程和擦除操作中能利用Fowler-Nordheim(FN)隧道，通过保持随机存取的能力。由于FN隧道的性质，该存储器元件能在相对低的功耗下工作。另外，由于FN隧道和热电子过程相比更低的功耗，例如几千个的许多元件可以并联编程或擦除。虽然并联编程和擦除操作适合于大存储器模块，但很多元件还是可能要个别编程和擦除，同时还要便利比通常的电可擦除可编程只读存储器(EEPROM)尺寸更小的存储器元件。对于一个实施例，本专利技术提供了一种浮栅场效应晶体管的阵列。该阵列包括两个或更多列的浮栅场效应晶体管，一列中的每个场效应晶体管和该列中的其他场效应晶体管共用一个第一源/漏区和一个第二源/漏区。一个列的第一和第二源/漏区包含在具有第一导电类型的第一阱中。每个列的第一阱和其他列的第一阱隔离。对于另一个实施例，本专利技术提供了一种擦除存储器元件阵列中的存储器元件的方法。该方法包括向和该存储器元件相连的字线施加第一电势，向存储器元件的第一源/漏区和第二源/漏区施加第二电势，和向包含第一和第二源/漏区的第一阱施加第二电势。该方法进一步包括向第二阱施加第三电势。第二阱在第一阱下面并通过PN结连接到第一阱。对于还有一个实施例，本专利技术提供了一种编程存储器元件阵列中的存储器元件的方法。该方法包括向和该存储器元件相连的字线施加第一电势，向存储器元件的第一源/漏区和第二源/漏区施加第二电势，向包含第一和第二源/漏区的第一阱施加第三电势。该方法进一步包括向第一阱下面的第二阱施加第三电势。第二阱通过PN结连接到第一阱，第三电势具有第二极性。对于此外一个实施例，本专利技术提供了一种非易失性存储器器件。该存储器器件包括排成行列的非易失性浮栅存储器元件阵列和用于控制向该存储器元件阵列存取的控制电路。每列存储器元件共用源漏极，该列存储器元件的源漏极包含在和该列存储器元件相关的第一阱中。和每列存储器元件相关的第一阱和其他列的存储器元件的其他第一阱隔离。每个第一阱以多对一的关系位于第二阱的上面，每个第一阱具有第一导电类型。第二阱具有和第一阱不同的导电类型。本专利技术的其他实施例包括各种范围的方法和设备。附图简述附图说明图1A是根据本专利技术的一个实施例形成的存储器元件阵列的示意图。图1B是根据本专利技术的非易失性存储器器件的框图。图2A是根据本专利技术的一个实施例的场效应晶体管(FET)阵列的平面图。图2B是部分图2A的FET阵列的截面图。图3A-3F是在根据本专利技术的一个实施例的各个制造阶段期间部分存储器阵列的截面图。详细描述在下文的本专利技术的详尽叙述中将参考形成该叙述的一部分的附图，附图中以说明的方式显示了实施本专利技术的各个具体实施例。附图中，同一个数字在全部图中表示基本相似的元件。这些实施例充分详尽地进行叙述，使本领域的普通技术人员能够实施本专利技术。也可以利用和构造其他的实施例，电气上可进行各种变化，并不背离本专利技术的范围。为了有助于对详尽叙述的权利要求的解释，术语“半导体衬底”被定义为包括半导体材料的任何结构，该半导体材料包括但不限于诸如半导体晶片(单独的或包括在其上的其他材料的组合件)的体半导体材料以及半导体材料层(单独的或包括在其上的其他材料的组合件)。术语“衬底”指任何支撑结构，包括但不限于上述半导体衬底。术语衬底也用于指工艺出力期间的半导体结构，可以包括已经在其上制作的其他层次。晶片和衬底都包括掺杂的或不掺杂的半导体，由基底半导体或绝缘体支撑的外延半导体层，以及本领域的普通技术人员众所周知的其他半导体结构。另外，因为本文叙述了由根据本专利技术的各个实施例形成的结构，将利用诸如n-型，p-型，n+，p+等共同的半导体专门名词以叙述用于被叙述的各种结构的区域的导电掺杂的类型。掺杂的具体水平不认为和本专利技术的实施例密切相关；因此，可以理解，虽然可以不涉及具体的掺杂元素和浓度，但为其目的必须应用适当的掺杂元素和浓度。术语导体被理解为也包括半导体，术语绝缘体被定义为包括比称为导体的材料导电性更差的任何材料。因此，下文的详尽叙述没有限制的意义，本专利技术的范围仅由附后的权利要求以及这样的权利要求的等效物的全部范围限定。最后，可以理解，附图中描绘的结构的数量，相对尺寸和间隔仅是示例性的，其选择仅为了解释和理解的方便。因此这样的描述并不是指出根据本专利技术的操作性实施例的实际数量，相对尺寸和间隔。图1A是根据本专利技术的实施例的存储器元件101的阵列100的示意图。存储器元件101由衬底102支撑。图1A中每个存储器元件101都是包括控制栅的FET，控制栅由字线102，浮栅116，第一源/漏区108和第二源/漏区110提供。一个源漏极区用作FET的源，而另一个源/漏区用作FET的漏。存储器元件101的列被定义为共用同一个源/漏区108和110的存储器元件101，例如，存储器元件10111和10112在同一个列。存储器元件101的行被定义为共用同一个字线120的存储器元件101，例如，存储器元件10111和10121在同一个行。虽然图1中仅描绘两个列和两个行，但典型的阵列可包含几百甚至几千个行和列。在存储器元件101的列中的每个存储器元件体101连接到第一节点106，阵列100中第一列存储器元件101的第一节点106和其他存储器元件101列的其他第一节点106部分地由和第一节点106具有不同导电类型的第二节点112隔离。每个第一节点106都通过PN结本文档来自技高网...

【技术保护点】
一种浮栅场效应晶体管阵列，包括：　　　　两列或多列浮栅场效应晶体管，一列中的每个场效应晶体管和该列中的其他场效应晶体管共用第一源／漏区和第二源／漏区；　　　　其中一列的第一和第二源／漏区被包含在具有第一导电类型的第一阱中；和　　　　其中每列的第一阱和其他列的第一阱隔离。

【技术特征摘要】
US 2002-8-29 10/230,5971.一种浮栅场效应晶体管阵列，包括两列或多列浮栅场效应晶体管，一列中的每个场效应晶体管和该列中的其他场效应晶体管共用第一源/漏区和第二源/漏区；其中一列的第一和第二源/漏区被包含在具有第一导电类型的第一阱中；和其中每列的第一阱和其他列的第一阱隔离。2.如权利要求1所述的浮栅场效应晶体管阵列，其特征在于，第一阱部分地由具有不同于第一导电类型的第二导电类型的第二阱隔离。3.如权利要求2所述的浮栅场效应晶体管阵列，其特征在于，第二导电类型和第一导电类型相反。4.如权利要求3所述的浮栅场效应晶体管阵列，其特征在于，第一导电类型是p-型导电，第二导电类型是n-型导电。5.一种设定存储器元件阵列中的存储器元件的逻辑状态的方法，包括向和该存储器元件连接的字线施加第一电势，其中第一电势具有第一极性；向存储器元件的第一源/漏区和第二源/漏区施加第二电势，其中第二电势具有第二极性；向包含第一和第二源/漏区的第一阱施加第二电势；和向第二阱施加第三电势，其中第二阱在第一阱下面并通过PN结连接到第一阱。6.如权利要求5所述的方法，其特征在于，第一电势是正电压，第二电势是负电压。7.如权利要求6所述的方法，其特征在于，第一电势在约5V到15V的范围，第二电势在约-5V到-15V的范围。8.如权利要求6所述的方法，其特征在于，第三电势约为0V。9.如权利要求8所述的方法，进一步包括向第二阱下面的衬底施加地电势。10.一种设定存储器元件阵列中的存储器元件的逻辑状态的方法，包括向和该存储器元件连接的字线施加第一电势，其中第一电势具有第一极性；向存储器元件的第一源/漏区和第二源/漏区施加第二电势，其中第二电势具有第二极性；向包含第一和第二源/漏区的第一阱施加第二电势；和向第一阱下面的第二阱施加第三电势，其中第二阱通过PN结连接到第一阱，以及其中第三电势具有第二极性。11.如权利要求10所述的方法，其特征在于，第一电势是负电压，第二电势是正电压。12.如权利要求11所述的方法，其特征在于，第一电势在约-5V到-15V的范围，第二电势在约5V到15V的范围。13.如权利要求11所述的方法，其特征在于，第三电势在约5V到15V的范围。14.如权利要求13所述的方法，进一步包括向第二阱下面的衬底施加地电势。15.一种设定排列成行列的存储器元件阵列的逻辑状态的方法，该方法包括向阵列的每个字线施加第一电势，其中第一电势具有第一极性；向阵列的每个存储器元件的第一源/漏区和第二源/漏区施加第二电势，其中第二电势具有第二极性，其中一个存储器元件列的每个存储器元件共用第一和第二源/漏区，以及其中每个存储器元件列形成在隔离的具有第一导电类型的第一阱中；向每个存储器元件列的第一阱施加第二电势；和向第二阱施加第三电势，其中第二阱在每个第一阱下面并具有不同于第一导电类型的第二导电类型。16.如权利要求15所述的方法，其特征在于，第一电势是正电压，第二电势是负电压。17.如权利要求16所述的方法，其特征在于，第一电势在约5V到15V的范围，第二电势在约-5V到-15V的范围。18.如权利要求16所述的方法，其特征在于，第三电势约为0V。19.如权利要求18所述的方法，进一步包括向第二阱下面的衬底施加地电势。20.如权利要求15所述的方法，其特征在于，第一导电类型是p-型导电，第二导电类型是n-型导电。21.一种设定排列成行列的存储器元件阵列的逻辑状态的方法，该方法包括向阵列的每个字线施加第一电势，其中第一电势具有第一极性；向阵列的每个存储器元件的第一源/漏区和第二源/漏区施加第二电势，其中第二电势具有第二极性，其中一个存储器元件列的每个存储器元件共用第一和第二源/漏区，以及其中每个存储器元件列形成在隔离的具有第一导电类型的第一阱中；向每个存储器元件列的第一阱施加第二电势；和向第二阱施加第三电势，其中第二阱在每个第一阱下面，其中第二阱具有不同于第一导电类型的第二导电类型，以及其中第三电势具有第二极性。22.如权利要求21所述的方法，其特征在于，第一电势是负电压，第二电势是正电压。23.如权利要求22所述的方法，其特征在于，第三电势大致等于第二电势。24.如权利要求22所述的方法，其特征在于，第一电势在约-5V到-15V的范围，第二电势在约5V到15V的范围。25.如权利要求22所述的方法，其特征在于，第三电势在约5V到15V的范围。26.如权利要求18所述的方法，进一步包括向第二阱下面的衬底施加地电势。27.如权利要求21所述的方法，其特征在于，第一导电类型是p-型导电，第二导电类型是n-型导电。28.一种非易失性存储器器件，包括排列成行列的非易失性浮栅存储器元件的阵列；和用于控制向该存储器元件阵列存取的控制电路；其中每列存储器元件共用源漏极，该列存储器元件的源漏极包含在和该列存储器元件相关的第一阱中；其中和每列存储器元件相关的第一阱和其他列存储器元件的其他第一阱隔离；其中每个第一阱以多对一的关系位于第二阱的上面；其中每个第一阱具有第一导电类型；和其中第二阱具有和第一导电类型不同的第二导电类型。29.如权利要求28所述的非易失性存储器器件，其特征在于，每个源漏极具有n-型导电，第一阱具有p-型导电，第二阱具有n-型导电。30. 如权利要求28所述的非易失性存储器器件，其特征在于，第一阱由插在相邻的第一阱之间的隔离沟以及第二阱互相隔离。31.如权利要求30所述的非易失性存储器器件，其特征在于，第二阱在隔离沟下面并和隔离沟接触。32.一种非易失性存储器器件，包括排列成行列的非易失性浮栅存储器元件的阵列；和用于控制向该存储器元件阵列存取的控制电路；其中存储器元件阵列包括具有在第一阱中横向分隔的第一源/漏区和第二源/漏区的第一存储器元件列，第一阱和第一存储器元件列相关，其中和第一列相关的第一阱具有第一导电类型，第一和第二源/漏区具有和第一导电类型相反的第二导电类型；具有在第一阱中横向分隔的第一源/漏区和第二源/漏区的第二存储器元件列，第一阱和第二存储器元件列相关，其中和第二列相关的第一阱具有第一导电类型，第一和第二源/漏区具有和第一导电类型相反的第二导电类型；其中第一存储器元件列和第二存储器元件列由插入的电介质材料以及下面的具有第二导电类型的第二阱互相隔离。33.如权利要求32所述的非易失性存储器器件，其特征在于，每个第一和第...

【专利技术属性】
技术研发人员：C陈，A米尼，KD普拉尔，
申请(专利权)人：微米技术股份有限公司，
类型：发明
国别省市：US[美国]