用于编程非易失性存储器的位线设置和放电电路制造技术

具有屏蔽位线结构的ＮＡＮＤ　ＥＥＰＲＯＭ减小由充电或放电位线产生的电源电压和地噪声。该ＥＥＰＲＯＭ具有连接于虚拟电源节点的ＰＭＯＳ上拉式晶体管和ＮＭＯＳ下拉式晶体管。用于充电和放电位线的控制电路控制该ＰＭＯＳ或ＮＭＯＳ晶体管的栅极电压以当经由该虚拟电源节点充电或放电位线时限制峰值电流。一个这种控制电路产生电流映射或施加参考电压以控制栅极电压。一种编程方法，在位于编程电路中的锁存器根据正被存储的各个数据位充电或放电所选择的位线的同时，通过经由具有受控制的栅极电压的ＰＭＯＳ上拉式晶体管预充电未选择的位线。该编程电路中的ＮＭＯＳ晶体管的栅极电压可以被控制以减小由经过该锁存器放电所选择的位线产生的噪声。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及非易失性半导体存储器装置和用于非易失性存储器装置的写或编程处理。
技术介绍
不象许多其它非易失性存储器，EEPROMs(电可擦可编程只读存储器)可以电擦除旧数据并写新数据。在数据管理中的这个灵活性使得EEPROMs在系统编程中成为最佳的非易失性存储器，其中当系统通电时数据可以被更新并且必须可用。在EEPROM中的常规存储器单元包括一个N通道单元晶体管，该晶体管有一个在P型基底中的N+源极和漏极之间限定的的通道区域上的浮动栅，和叠加在该浮动栅上的控制栅。该浮动和控制栅由诸如多晶硅、硅化物、或金属的导体材料和在控制和浮动栅之间的、和浮动栅和通道区域之间的绝缘层制成。在闪速EEPROM中，用于擦除和编程存储器单元的常用机构是Fowler-Nordhiem(F-N)隧道效应(tunneling)。F-N隧道效应通过改变集结在单元晶体管的浮动栅上的电荷的数量改变单元晶体管的门限电压。例如，在将一个低电压或负电压加到N通道单元晶体管的控制栅的同时，一个典型的擦除操作将高电压加到基底。在控制栅和基底之间的浮动栅具有的电压依赖于集结在浮动栅上的净电荷的电压、控制栅和浮动栅之间的电容本文档来自技高网...

【技术保护点】
一种非易失性存储器装置，包括： 一个存储器单元阵列，该存储器单元阵列包括连接于在该阵列的各自列中的存储器单元的位线和连接于在该阵列的各自行中的存储器单元的字线； 一个连接于该位线的偏置电路，其中该偏置电路包括一个开关和一个控制电路，该控制电路操作该开关以当同时改变一组位线上的电压时限制形成的电流。

【技术特征摘要】
【国外来华专利技术】US 2001-2-22 09/7914731.一种非易失性存储器装置，包括一个存储器单元阵列，该存储器单元阵列包括连接于在该阵列的各自列中的存储器单元的位线和连接于在该阵列的各自行中的存储器单元的字线；一个连接于该位线的偏置电路，其中该偏置电路包括一个开关和一个控制电路，该控制电路操作该开关以当同时改变一组位线上的电压时限制形成的电流。2.如权利要求1所述的非易失性存储器，其中该开关包括连接于一个第一电压和该位线之间的一个第一晶体管；该控制电路控制该第一晶体管的一个栅极电压以便在该位线的改变期间该栅极电压小于一个电源电压并大于一个地电压。3.如权利要求2所述的非易失性存储器，其中该第一电压是一个电源电压；和该第一晶体管是一个第一PMOS晶体管。4.如权利要求3所述的非易失性存储器，其中控制电路包括一个连接于该第一PMOS晶体管的栅极的输出端子；参考电压源、电源电压、和地；和一个可以将该参考电压、该电源电压、和该地的任意一个连接到该输出端子的输出电路。5.如权利要求4所述的非易失性存储器，其中该参考电压源包括串联于该电源电压和该地之间的一个第二PMOS晶体管和一个NMOS晶体管；和该第二PMOS晶体管的栅极和漏极被连接在一起并从该第二PMOS晶体管的该栅极和该漏极提供该参考电压，由此当开关电路操作以连接该参考电压到该输出端子时，经过该第一PMOS晶体管的电流映射的电流流经该第二PMOS晶体管。6.如权利要求2所述的非易失性存储器，其中该第一电压是地；和该第一晶体管是NMOS晶体管。7.如权利要求2所述的非易失性存储器，其中该控制电路从第一电压、第二电压、和第三电压中选择用于连接到该第一晶体管栅极的电压。8.如权利要求7所述的非易失性存储器，其中该第一电压允许一个受限制的电流经过该第一晶体管；该第二电压导通该第一晶体管；和该第三电压截止该第一晶体管。9.如权利要求2所述的非易失性存储器，其中该偏置电路还包括一个连接于一个第二电压和该位线之间的第二晶体管；和该控制电路控制该第二晶体管的栅极电压以便当放电该位线时，该第二晶体管传导一个该第二晶体管的小于饱和电流的电流。10.如权利要求1所述的非易失性存储器，其中该位线包括交错的偶数位线和奇数位线；和当同时改变偶数位线上的电压时和当同时改变奇数位线上的电压时，该偏置电路限制生成的电流。11.如权利要求1所述的非易失性存储器，其中该非易失性存储器是NAND型闪速存储器。12.如权利要求1所述的非易失性存储器，其中该开关包括连接于第一电压和该位线之间的第一晶体管；和该控制电路控制该第一晶体管的栅极电压以便在该位线的充电期间该晶体管传导一个映射一个参考电流的电流。13.如权利要求1所述的非易失性存储器，还包括一个通过该偏置电路连接于该位线的页缓冲器。14.一种非易失性存储器，包括一个单元阵列；一个虚拟电源节点；一个连接电路，控制虚拟电源节点到单元阵列中的位线的连接，用来对然后连接于该虚拟电源节点的该位线充电或放电；一个PMOS晶体管，连接于该虚拟电源节点和电源电压之间；一个NMOS晶体管，连接于该虚拟电源节点和地之间；和一个连接的控制电路，用于提供第一控制信号给该PMOS晶体管的栅极并提供第二控制信号给该NMOS晶体管的栅极。15.如权利要求14所述的非易失性存储器，其中该控制电路包括连接于第一参考电压的源极和用于该第一控制信号的输出的第一节点之间的第一开关；当激活该第一开关时，该第一控制信号处于该第一参考电压；和施加于该PMOS晶体管的该栅极的该第一参考电压使得该PMOS晶体管减小峰值电流。16.如权利要求15所述的...

【专利技术属性】
技术研发人员：李永宅，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]