同步动态随机存取存储器的数据交换电路与方法技术

本发明专利技术是关于一种同步动态随机存取存储器（ＳＤＲＡＭ）的数据交换电路与方法，该同步动态随机存取存储器（ＳＤＲＡＭ）的数据交换电路，具有多数条数据线，是耦接至ＳＤＲＡＭ上的数个数据接脚上。其中，本发明专利技术所包括的数据线的个数，是小于ＳＤＲＡＭ上的数据接脚的个数。当本发明专利技术要接收／输出数据时，会先致能ＳＤＲＡＭ上的下预定遮罩接脚和上预定遮罩接脚二者其中之一，并且接收／输出数据的第一部分。然后再致能下预定遮罩接脚和上预定遮罩接脚二者另一，并且接收／输出数据的第二部分。因此，本发明专利技术可以使用较窄的总线宽度来接收／输出较大的数据。

【技术实现步骤摘要】

本专利技术是有关于一种同步动态随机存取存储器(Synchronous DynamicRandom Access Memory，以下简称SDRAM)的数据交换电路与方法，且特别是有关于一种应用于光学媒体读取装置的同步动态随机存取存储器(存储器即记忆体，以下均称为存储器)的数据(数据即资料，以下均称为数据)交换电路与方法。
技术介绍
请参阅图1所示，是一种现有习知的SDRAM的数据交换电路的架构方框图。如图中所示，现有习知的SDRAM的数据交换电路100，是具有数条控制线110，例如/CS、/RAS、/CAS、/WE……等，用来让数据交换电路100传送控制讯号至SDRAM 102。另外，现有习知的数据交换电路100也具有地址线120和数据线130，其中地址线120是用来让数据交换电路100传送地址讯号address至SDRAM 102，而数据线130则是让数据交换电路100传送数据至SDRAM 102。现有习知的数据交换电路100的数据线130，是分别对应耦接SDRAM 102的数据接脚(Q1～Qn)。一般来说，现有习知的数据交换电路100的数据线130，是一对一对应地耦接至SDRAM 102的数据接脚(Q1～Qn)上，而数据线130的个数，也就是数据交换电路的数据总线的宽度。在目前的技术上，SDRAM的尺寸包括了×1、×2、×4、×8、×16和×32。然而因为市场供需状况不同，往往受限于某些既定的宽度选择，在小容量电子产品(如影音光碟(VCD)播放装置)的市场尤其明显。以16Mb的颗粒为例，目前最通用的应该是1M×16的包装，也就是说需要提供×16的数据总线宽度，但是对小容量电子产品而言，有时受限于产品整体的包装而变得难以实现。由此可见，上述现有的同步动态随机存取存储器的数据交换电路在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决同步动态随机存取存储器的数据交换电路存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。有鉴于上述现有的同步动态随机存取存储器的数据交换电路存在的缺陷，本专利技术人基于从事此类产品设计制造多年丰富的实务经验以及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的，能够改进一般现有的同步动态随机存取存储器的数据交换电路，使其更具有实用性。经过不断研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的目的在于，克服现有的同步动态随机存取存储器的数据交换电路存在的缺陷，而提供一种新的同步动态随机存取存储器(SDRAM)的数据交换电路，所要解决的技术问题是使其可以用较低的数据总线宽度来传输更大容量的数据。本专利技术的再一目的是提供一种同步动态随机存取存储器(SDRAM)的数据交换方法，所要解决的技术问题是使其可以适用于小容量的电子产品，从而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种同步动态随机存取存储器(SDRAM)的数据交换电路，其中该SDRAM具有多数个数据接脚，用以接收或输出一数据，并且该SDRAM还具有一上预定遮罩(UDQM)接脚和一下预定遮罩(LDQM)接脚，该数据交换电路包括一数据输入电路，是通过多数个数据线对应耦接该些数据接脚，而该些数据线的数目是小于该些数据接脚的数目，该数据输入电路是在一预设时脉讯号的一周期内，从该些数据接脚的一部分接收该数据的第一部分，且在该预设时脉讯号的下一周期内，从该些数据接脚的另一部分接收该数据的第二部分；一数据输出电路，通过该些数据线对应耦接该些数据接脚，该数据输出电路在该预设时脉讯号的一周期内，输出该数据的第一部分至该些数据接脚其中一部分，且在该预设时脉讯号的下一周期内，输出该数据的第二部分至该些数据接脚的另一部分；以及一遮罩讯号产生电路，是耦接该上预定遮罩接脚和该下预定遮罩接脚，并依据该数据输出电路输出/输入该数据的第一部分或第二部分，来致能该上预定数据交换电路遮罩接脚和该下预定遮罩接脚二者其中之一。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的同步动态随机存取存储器的数据交换电路，其中所述的数据的第一部分，是该数据的低地址部分和高地址部分二者其中之一，而该数据的第二部分，则为该数据的低地址部分和高地址部分二者另一。前述的同步动态随机存取存储器的数据交换电路，其中所述的数据输入电路包括一第一D型正反器，用以接收输入该数据交换电路的该数据的第一部分，并依据该预设时脉讯号来输出该数据的第一部分；以及一第二D型正反器，是分别接收该第一D型正反器的输出和输入该数据交换电路的该数据的第二部分，并依据该预设时脉讯号来组合该数据的第一部分和第二部分以还原该数据。前述的同步动态随机存取存储器的数据交换电路，其中所述的数据输出电路包括一第三D型正反器，用以接收该数据交换电路将输出的该数据的第二部分，并依据该预设时脉讯号来输出该数据的第二部分；一选择器，是分别接收该第三D型正反器的输出和该数据交换电路将输出的该数据的第一部分，并依据一计数讯号来决定输出该数据的第一部分和第二部分二者其中之一；以及一第四D型正反器，是接收该选择器的输出，用以依据该预设时脉讯号来输出该数据的第一部分和第二部分二者其中之一。前述的同步动态随机存取存储器的数据交换电路，其中所述的数据输出电路更包括一计数器，用以产生一计数讯号至该选择器，使该选择器决定输出该数据的第一部分和第二部分二者其中之一。前述的同步动态随机存取存储器的数据交换电路，其中所述的遮罩讯号产生电路包括一多工器，是接收一预定遮罩(DQM)讯号，并依据一标志状态来决定输出该预定遮罩讯号至该上预定遮罩接脚和该下预定遮罩接脚二者其中之一。前述的同步动态随机存取存储器的数据交换电路，其是应用于一影音光碟(VCD)播放装置。前述的同步动态随机存取存储器的数据交换电路，其是应用于一数位视讯光碟(DVD)播放装置。本专利技术的目的及解决其技术问题还采用以下的技术方案来实现。依据本专利技术提出的一种同步动态随机存取存储器(SDRAM)的数据交换方法，适用于一光学储存媒体读取装置内的该SDRAM，其中该SDRAM具有多数个数据接脚，与该光学储存媒体读取装置内的数据总线互相耦接，而该数据总线的宽度是小于该些数据接脚的数目，且该SDRAM更具有一上预定遮罩(UDQM)接脚和一下预定遮罩(LDQM)接脚，该数据交换方法包括以下步骤当输出该数据至该SDRAM时，致能该上预定遮罩接脚和该下预定遮罩接脚二者其中之一，并输出该数据的第一部分至该些数据接脚其中一部分；致能该上预定遮罩接脚和该下预定遮罩接脚二者另一，并输出该数据的第二部分至该些接脚另一部分；当由该SDRAM接收该数据时，先从该些数据接脚其中一部分接收该数据的第一部分，再从该些数据接脚另一部分接收该数据的第二部分；以及组合该数据的第一部分和第二部分以将该数据还原。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的同步动态随机存取存储器的数据交换方法，其中所述的数据的第一部分是该数据的高位元部分和低位元部分二者其中一，而该数据的第本文档来自技高网...

【技术保护点】
一种同步动态随机存取存储器（ＳＤＲＡＭ）的数据交换电路，其特征在于其中该ＳＤＲＡＭ具有多数个数据接脚，用以接收或输出一数据，并且该ＳＤＲＡＭ还具有一上预定遮罩（ＵＤＱＭ）接脚和一下预定遮罩（ＬＤＱＭ）接脚，该数据交换电路包括：一数据 输入电路，是通过多数个数据线对应耦接该些数据接脚，而该些数据线的数目是小于该些数据接脚的数目，该数据输入电路是在一预设时脉讯号的一周期内，从该些数据接脚的一部分接收该数据的第一部分，且在该预设时脉讯号的下一周期内，从该些数据接脚的另一部分接收该数据的第二部分；一数据输出电路，是通过该些数据线对应耦接该些数据接脚，该数据输出电路在该预设时脉讯号的一周期内，输出该数据的第一部分至该些数据接脚其中一部分，且在该预设时脉讯号的下一周期内，输出该数据的第二部分至该些数据接脚的另 一部分；以及一遮罩讯号产生电路，耦接该上预定遮罩接脚和该下预定遮罩接脚，并依据该数据输出电路输出／输入该数据的第一部分或第二部分，来致能该上预定数据交换电路遮罩接脚和该下预定遮罩接脚二者其中之一。

【技术特征摘要】
1.一种同步动态随机存取存储器(SDRAM)的数据交换电路，其特征在于其中该SDRAM具有多数个数据接脚，用以接收或输出一数据，并且该SDRAM还具有一上预定遮罩(UDQM)接脚和一下预定遮罩(LDQM)接脚，该数据交换电路包括一数据输入电路，是通过多数个数据线对应耦接该些数据接脚，而该些数据线的数目是小于该些数据接脚的数目，该数据输入电路是在一预设时脉讯号的一周期内，从该些数据接脚的一部分接收该数据的第一部分，且在该预设时脉讯号的下一周期内，从该些数据接脚的另一部分接收该数据的第二部分；一数据输出电路，是通过该些数据线对应耦接该些数据接脚，该数据输出电路在该预设时脉讯号的一周期内，输出该数据的第一部分至该些数据接脚其中一部分，且在该预设时脉讯号的下一周期内，输出该数据的第二部分至该些数据接脚的另一部分；以及一遮罩讯号产生电路，耦接该上预定遮罩接脚和该下预定遮罩接脚，并依据该数据输出电路输出/输入该数据的第一部分或第二部分，来致能该上预定数据交换电路遮罩接脚和该下预定遮罩接脚二者其中之一。2.根据权利要求1所述的同步动态随机存取存储器的数据交换电路，其特征在于其中所述的数据的第一部分，是该数据的低地址部分和高地址部分二者其中之一，而该数据的第二部分，则为该数据的低地址部分和高地址部分二者另一。3.根据权利要求1所述的同步动态随机存取存储器的数据交换电路，其特征在于其中所述的数据输入电路包括一第一D型正反器，用以接收输入该数据交换电路的该数据的第一部分，并依据该预设时脉讯号来输出该数据的第一部分；以及一第二D型正反器，是分别接收该第一D型正反器的输出和输入该数据交换电路的该数据的第二部分，并依据该预设时脉讯号来组合该数据的第一部分和第二部分以还原该数据。4.根据权利要求1所述的同步动态随机存取存储器的数据交换电路，其特征在于其中所述的数据输出电路包括一第三D型正反器，用以接收该数据交换电路将输出的该数据的第二部分，并依据该预设时脉讯号来输出该数据的第二部分；一选择器，是分别接收该第三D型正反器的输出和该数据交换电路将输出的该数据的第一部分，并依据一计数讯号来决定输出该数据的第一部分和第二部分二者其中之一；以及一第四D型正反器，是接收该选择器的输出，用以依据该预设时脉讯号来输出该数据的第一部分和第二部分二者其中之一。5.根据权利要求4所述的同步动态随机存取存储器的数据交换电路，其特征在于其中所述的数据输出电路更包括一计数器，用以产生一计数讯号至该选择器，使该选择器决定输出该数据的第一部分和第二部分二者其中之一。6.根据权利要求1所述的同步动态随机存取存储器的数据交换电路，其特征在于其中所述的遮罩讯号产生电路包括一多工器，是接收一预定遮罩(DQM)讯号，并依据一标志状态来决定输出该预定遮罩讯号至该上预定遮罩接脚和该下预定遮罩接脚二者其中之一。7.根据权利要求1所述的同步动态随机存取存储器...

【专利技术属性】
技术研发人员：杨颖智，廖仁亿，陈远宁，刘昭勇，
申请(专利权)人：凌阳科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]