在非易失性半导体存储器件中驱动编程操作的方法技术

在一个实施例中，一种在非易失性半导体存储器件中驱动编程操作的方法可在编程周期和验证周期之间不对连接到要被编程的存储单元上的位线放电的情况下进行操作。这明显提高了编程速度并减少了电流损耗。

【技术实现步骤摘要】

本公开涉及一种。
技术介绍
在非易失性半导体存储器件中，一般的数据编程操作是通过控制所选择用于编程的存储单元的阈值电压执行的。所选择存储单元的字线被提供有预定的编程电压，并根据要被编程的数据控制相应的位线。在该状态期间，对所选择存储单元的阈值电压的控制基于相应位线的电压电平。图1是一时序图，它示出了在非易失性半导体存储器件中驱动编程操作的传统方法。在该传统的方法中，存在存储单元编程周期P10和验证周期P20。在存储单元编程周期P10期间内，借助连接到所选择存储单元上的位线BL的电压增加该所选择存储单元的阈值电压。在该周期期间内，利用地电压VSS向位线BL充电(即可编程状态)，而没有与该所选择存储单元连接的其它位线被设置到电源电压VDD(即，禁止编程状态)。在验证周期P20中，执行验证，以检查已经在编程周期P10中被处理的该所选择存储单元是处于正确的状态还是已经失败于适当的编程。在该周期期间内，在相应的位线BL上加载所选择存储单元的数据位。如果在验证周期P20确定所选择存储单元为编程失败状态，那么，重复进行存储单元编程周期P10，以便正确地编程所选择的存储单元。如图1所示，在传统的编程驱动操作的顺序中，位线放电周期P31跟在存储单元编程周期P10之后。另外，另一个位线放电周期P32跟在验证周期P20之后和在存储单元编程周期P10’之前。在放电周期P31和P32中，所有的位线BL都降低到地电压VSS。另外，在阈值电压控制处理T12和T12’期间，所选择存储单元的字线WL被提供有编程电压VPGM以控制它的阈值电压。在位线读处理T22期间，利用所选择存储单元的数据位确定位线BL的电压。由于在非易失性半导体存储器件中驱动编程操作的传统方法，所以放电周期P31或P32在位线预充电处理T21之前以对位线BL重复预充电，或者在位线设置处理T11’之前以复位位线BL。这样，在传统的驱动编程操作的方法中，由于存在两个位线放电周期P31和P32，所以，对用于所选择存储单元的数据进行编程需要增加的编程时间和不必要的电流损耗。
技术实现思路
根据本专利技术的实施例，能够减少编程时间和电流损耗。附图说明附图被用于提供对本专利技术的进一步理解，并构成说明书的一部分。附图示出了本专利技术的范例性实施例，并与说明书一起解释本专利技术的原理。图1是一个时序图，它示出了在非易失性半导体存储器件中驱动编程操作的传统方法；图2是一个电路图，它示出了可根据本专利技术某些实施例的方法进行操作的非易失性半导体存储器件；图3是一个剖面图，它示出了图2所示存储单元的结构；图4A和4B是时序图，示出了根据本专利技术某些实施例用于在非易失性半导体存储器件中驱动编程操作的特性；图5是一个时序图，它示出了根据本专利技术某些实施例用于在非易失性半导体存储器件中驱动编程操作的特性；图6和图7是电路图，示出了根据本专利技术某些实施例非易失性半导体存储器件的其它结构。具体实施例方式下面将参考附图描述本专利技术的最佳实施例。但是，本专利技术可以利用不同的形式来实施，并且不作为对这里所描述实施例的限制。在整个说明书中，相同的附图标记表示相同的元件。图2的电路图示出了可由根据本专利技术某些实施例的方法操作的非易失性半导体存储器件。参看图2，非易失性半导体存储器件包括存储单元阵列100和行解码器200。存储单元阵列100由偶数和奇数单元串Ste和STo构成，它们被分别相应地耦合到偶数和奇数位线BLe和BLo上。偶数和奇数位线BLe和BLo一起形成了一对位线。在驱动编程操作期间，选择位线对中的一个而同时排除另一个。换言之，控制偶数和奇数位线BLe和BLo，以便使它们不被同时选择。在该编程操作期间，未被选择的位线(例如，BLe或BLo)用做屏蔽线(shielding line)，而对于所选择的位线(例如，BLo或BLe)则激活感测操作。如图2所示，每个单元串STe或STo包括连接到其对应位线BLe或BLo上的串选择晶体管SST、连接到公共源线CSL上的地选择晶体管GST和连接在所述串和地选择晶体管SST和GST之间的存储单元MC。这种结构形成了NAND类型的回路。响应于串选择信号SSL，串选择晶体管SST被选通，同时，响应于地选择信号GSL，地选择晶体管GST被选通。有选择地施加字线信号WL1-WLn，以控制存储单元MC的栅极。串选择信号SSL、地选择信号GSL和字线信号WL1-WLn由行解码器200提供。对于本领域技术人员来说，行解码器200的结构和操作通常是已知的，因此，这里将不再详细描述。如图3所示，每个存储单元MC都是由源/漏S/D、浮动栅FG和控制栅CG构成的浮动栅晶体管所形成的。如已经知道的，存储单元MC通过与其位线BLe或BLo的电压电平对应的沟道热电子或Fowler-Nordheim隧道的效应来编程。返回图2，非易失性半导体存储器件还包括位线选择偏置电路300和页式缓冲器400。位线选择偏置电路300将页式缓冲器400连接到交替的偶数和奇数位线BLe和BLo之一上。另外，位线选择偏置电路300控制偶数和奇数位线BLe和BLo的电压电平。在位线选择偏置电路300中，第一NMOS晶体管301响应于偶数控制信号VCONe而控制是否将偶数位线BLe设置成虚拟的电源电压VPWR。根据非易失性半导体存储器件的激活以适当的电平调节该虚拟电源电压VPWR。第二NMOS晶体管303响应于奇数控制信号VCONo而控制是否将奇数位线BLo设置成虚拟电源电压VPWR。另外，在位线选择偏置电路300中，第三NMOS晶体管305响应于偶数选择信号BLSLTe而将偶数位线BLe连接到页式缓冲器400上。第四NMOS晶体管307响应于奇数选择信号BLSLTo而将奇数位线BLo连接到页式缓冲器400上。页式缓冲器400在数据输入操作期间锁存由数据线DBL提供的数据位，并使用该锁存的数据位控制偶数位线BLe或奇数位线BLo。此外，在数据输出操作期间，页式缓冲器400锁存与偶数位线BLe或奇数位线BLo的电压电平对应的数据位并使用该锁存的数据位来控制数据线DBL。由于页式缓冲器的通常结构和操作为本领域技术人员所周知，因此这里不再对其进行详细描述。可以使用各种技术来实现页式缓冲器400，并且不局限于本实施例的特性。图4A和4B是示出根据本专利技术某些实施例的非易失性半导体存储器件的编程操作的时序图。在该实施例中，为方便起见，此后假设所选择的存储单元MCsel(图2)是连接到偶数位线BLe上的第一存储单元。参看图4A，有存储单元编程周期P110和验证周期P120。在存储单元编程周期P110中，借助于位线电压增加所选择存储单元MCsel的阈值电压。编程周期P110包括位线设置过程T111和阈值电压控制过程T112。在位线设置过程T111中，当偶数控制信号VCONe被设置成地电压VSS以及偶数选择信号BLSLTe达到读出电压VREAD(这里，读出电压VREAD高于电源电压VDD)时，偶数位线BLe被设置成与将被编程到所选择存储单元MCsel中的数据位对应的电压。如果要被编程的数据位是‘0’，那么，偶数位线BLe被设置到地电压VSS，这是可编程状态。相反，如果要被编程的数据位是‘1’，那么，偶数位线BLe被设置到电源电压VDD，这是禁止编程状态本文档来自技高网...

【技术保护点】
一种在具有偶数和奇数位线对并具有电连接到偶数和奇数位线的每一个上的多个存储单元的非易失性半导体存储器件中驱动编程操作的方法，所述偶数和奇数位线是交替可选择的，该方法包括：根据所选择位线的电压电平，控制所选择的要被编程的存储单元的阈值电压，所选择存储单元连接到偶数和奇数位线中的所选择的一个上；将所述偶数和奇数位线中的未被选择的一个放电到地电压；和验证所选择的已经被编程的存储单元的数据，其中，在验证数据之前和控制阈值电压之后排除用于将所选择位线放电到地电压的操作。

【技术特征摘要】
KR 2005-1-24 6202/051.一种在具有偶数和奇数位线对并具有电连接到偶数和奇数位线的每一个上的多个存储单元的非易失性半导体存储器件中驱动编程操作的方法，所述偶数和奇数位线是交替可选择的，该方法包括根据所选择位线的电压电平，控制所选择的要被编程的存储单元的阈值电压，所选择存储单元连接到偶数和奇数位线中的所选择的一个上；将所述偶数和奇数位线中的未被选择的一个放电到地电压；和验证所选择的已经被编程的存储单元的数据，其中，在验证数据之前和控制阈值电压之后排除用于将所选择位线放电到地电压的操作。2.如权利要求1所述的方法，其中，所述验证数据包括将所选择位线预充电到预定的预充电电压，和其中，在预充电所选择位线之前和控制阈值电压之后排除用于将所选择位线放电到地电压的操作。3.如权利要求1所述的方法，其中，所述非易失性半导体存储器件是NAND型。4.如权利要求1所述的方法，还包括在控制阈值电压之前，将所选择位线设置到与所选择存储单元中要被编程的数据对应的电压并将未被选择的位线设置在禁止编程状态中。5.一种在具有偶数和奇数位线对和具有电连接到偶数和奇数位线的每一个上的多个存储单元的非易失型半导体存储器件中驱动编程操作的方法，所述偶数和奇数位线是交替可选择的，该方法包括根据所选择位线的电压电平，控制所选择的要被编程的存储单元的阈值电压，所选择的存储单元连接到偶数和奇数位线中的所选择的一个上；和验证所选择的被编程的存储单元的数据，其中，在验证数据之前和控制阈值电压之后用于排除将所选择位线放电到地电压的操作。6.如权利要求5所述的方法，其中，所述验证数据包括将所选择位线预充电到预定的预充电电压，和其中，在预充电所选择位线之前和控制阈值电压之后用于排除将所选择位线放电到地电压的操作。7.如权利要求5所述的方法，其中，所述非易失性半导体存储器件是8.如权利要求5所述的方法，还包括在控...

【专利技术属性】
技术研发人员：李真烨，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]